【技术实现步骤摘要】
一种具有高电荷保持能力的半浮栅晶体管及其制备方法
本专利技术属于集成电路器件制造
，具体涉及一种具有高电荷保持能力的半浮栅晶体管及其制备方法。
技术介绍
目前，集成电路芯片中使用的DRAM器件主要为1T1C结构，即一个晶体管串联一个电容器，通过晶体管的开关实现对电容器的充电和放电，从而实现DRAM器件0和1之间的转换.随着器件尺寸越来越小，集成电路芯片中使用的DRAM器件正面临越来越多的问题，比如DRAM器件要求64ms刷新一次，因此电容器的电容值必须保持在一定数值以上以保证有足够长的电荷保持时间，但是随着集成电路特征尺寸的缩小，大电容的制造已经越来越困难，而且已经占了制造成本的30%以上。半浮栅晶体管是DRAM器件的替代概念，不同于通常的1T1C结构，半浮栅器件由一个浮栅晶体管和嵌入式隧穿晶体管组成，通过嵌入式隧穿晶体管的沟道对浮栅晶体管的浮栅进行写入和擦除操作。从半浮栅晶体管的工作原理我们可以看出，半浮栅晶体管的电荷保持能力由晶体管栅叠层中半浮栅的材料决定。因此，如何进一步改进半浮栅的材料成为进一步提高半浮栅晶体管的电荷保持能力，增加电荷保持时间的关键。...
【技术保护点】
1.一种具有高电荷保持能力的半浮栅晶体管，其特征在于，包括：半导体衬底，具有第一掺杂类型；U型槽，形成于所述半导体衬底中；轻掺杂区，具有第二掺杂类型，形成于所述半导体衬底中，与所述U型槽的一侧相邻接；第一栅极叠层，包括第一高K栅介质层和第一金属栅，其中，所述第一高K栅介质层覆盖所述U型槽的表面并部分覆盖所述轻掺杂区表面，在所述轻掺杂区表面形成开口，所述第一金属栅覆盖所述第一高K栅介质层，在所述开口处与所述轻掺杂区相接触；第二栅极叠层，包括第二高K栅介质层和第二金属栅，所述第二高K栅介质层覆盖所述第一金属栅表面和部分所述轻掺杂区表面，所述第二金属栅覆盖所述第二高K栅介质层；栅...
【技术特征摘要】
1.一种具有高电荷保持能力的半浮栅晶体管，其特征在于，包括：半导体衬底，具有第一掺杂类型；U型槽，形成于所述半导体衬底中；轻掺杂区，具有第二掺杂类型，形成于所述半导体衬底中，与所述U型槽的一侧相邻接；第一栅极叠层，包括第一高K栅介质层和第一金属栅，其中，所述第一高K栅介质层覆盖所述U型槽的表面并部分覆盖所述轻掺杂区表面，在所述轻掺杂区表面形成开口，所述第一金属栅覆盖所述第一高K栅介质层，在所述开口处与所述轻掺杂区相接触；第二栅极叠层，包括第二高K栅介质层和第二金属栅，所述第二高K栅介质层覆盖所述第一金属栅表面和部分所述轻掺杂区表面，所述第二金属栅覆盖所述第二高K栅介质层；栅极侧墙，位于所述第一栅极叠层和第二栅极叠层两侧；以及源区和漏区，具有第二掺杂类型，形成于所述半导体衬底中，位于所述第一、第二栅极叠层两侧，其中，漏区形成于所述轻掺杂区中。2.根据权利要求1所述的具有高电荷保持能力的半浮栅晶体管，其特征在于，所述第一、第二高K栅介质层为ZrO2、ZrON、ZrSiON、HfZrO、HfZrON、HfON、HfO2、HfAlO、HfAlON、HfSiO、HfSiON、HfLaO、HfLaON之一种，或其中任意几种的组合。3.根据权利要求1所述的具有高电荷保持能力的半浮栅晶体管，其特征在于，所述第一、第二金属栅为TiN、TaN、MoN、WN、TaC或TaCN。4.根据权利要求1所述的具有高电荷保持能力的半浮栅晶体管，其特征在于，所述半导体衬底为第一掺杂类型的Si衬底，所述源区和所述漏区为第二掺杂类型外延SiGe。5.一种具有高电荷保持能力的半浮栅晶体管制备方法，其特征在于，包括以下步骤：提供具有第一掺杂类型的半导体衬底；轻掺杂区形成步骤，在所述半导体衬底中形成具有第二掺杂类型的轻掺杂区；U型槽形成步骤，刻蚀所述半导体衬底形成U型槽，使所述U型槽的一侧与所述轻掺杂区相邻接；第一栅极叠层形成步骤，形成第一高K栅介质层和第一金属栅，使所述第一高K栅介质层覆盖所述U型...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。