存储器单元制造技术

本公开提供一种存储器单元。该存储器单元包括一基底、一深沟渠电容器，形成在该基底中，以及一垂直晶体管，形成在该基底上且电性连接至该深沟渠电容器。该垂直晶体管包括一源极区和一漏极区，堆叠在该基底上、一通道区，垂直夹在该源极区和该漏极区之间，以及一栅极结构，环状围绕该通道区。存储器单元由形成在该基底中的该深沟渠电容器和形成在该基底上的垂直晶体管所构成，由于载子迁移率得到了改善，所以获得了高性能的晶体管，且因通道漏电流被抑制，所以达到了对通道区更好的电气控制。

【技术实现步骤摘要】
存储器单元
本公开关于一种具有一垂直晶体管的存储器单元，特别涉及一种具有一垂直环绕式栅极(GateAllAround，GAA)晶体管的动态随机存取存储器(DynamicRandomAccessMemory，DRAM)单元。
技术介绍
DRAM单元一般包括一金氧半场效应晶体管(MOSFET)和一电容器，建置在一半导体硅基底中或其上。随着半导体积体整合技术不断地增加，元件尺寸必然相应缩小，以便制造具有更大存储器容量和更高处理速度的DRAM元件。由于三维(3D)电容器结构越来越小，而仅占半导体基底中较小的面积，因此，3D电容器，例如深沟渠电容器，将应用在64百万字节中并含以上的DRAM制造中。然而，对于传统的DRAM单元，虽然电容器已经设计成三维，然而晶体管仍设计为二维并覆盖半导体基底还不少的区域，而不能满足半导体积体高度整合的需要。因此DRAM单元阵列的整合受到限制。上文的「现有技术」说明仅提供
技术介绍
，并未承认上文的「现有技术」说明公开本公开的标的，不构成本公开的现有技术，且上文的「现有技术」的任何说明均不应作为本案的任一部分。
技术实现思路
本公开的一个实施例提供一种存储器单元。该存储器单元包括一基底、一深沟渠电容器，形成在该基底中，以及一垂直晶体管，形成在该基底上且电性连接至该深沟渠电容器。该垂直晶体管包括一源极区和一漏极区，堆叠在该基底上、一通道区，垂直夹在该源极区和该漏极区之间，以及一栅极结构，环状围绕该通道区。在一些实施例中，该深沟渠电容器包括一埋入板、一储存节点以及一节点介电层，而该节点介电层夹在该埋入板和该储存节点之间。在一些实施例中，该存储器单元还包括一扩散区，形成在该基底中，且该扩散区电性连接至该深沟渠电容器的储存节点和该垂直晶体管的源极区。在一些实施例中，该基底包括一第一导电型；该源极区、该漏极区和该扩散区包括一第二导电型；且该第一导电型与该第二导电型互补。在一些实施例中，该扩散区的一掺杂浓度、该源极区的一掺杂浓度和该漏极区的一掺杂浓度实质相同。在一些实施例中，该深沟渠电容器的一深度长至少为该垂直晶体管的一高度长的二十倍。在一些实施例中，该源极区、该漏极区和该通道区包括一磊晶半导体材料。在一些实施例中，该栅极结构包括一栅极导电层和一栅极电介质层，而该栅极电介质层夹在栅极导电层和通道区之间。在一些实施例中，该栅极导电层包括一半导体层。在一些实施例中，该通道区借着该源极区，垂直间隔开该基底。在一些实施例中，该漏极区的高度大于该通道区的高度和该源极区的高度。在一些实施例中，该存储器单元，还包括一位元线，电性连接至该垂直晶体管的漏极区。在一些实施例中，该存储器单元还包括一接触结构，电性连接至该位元线和该漏极区。在一些实施例中，该接触结构，形成在该漏极区的顶部上。在一些实施例中，该接触结构环状围绕至少该漏极区的侧壁的一部分。在本公开中，该存储器单元由形成在该基底中的该深沟渠电容器和形成在该基底上的垂直晶体管所构成。此外，该垂直晶体管是一垂直环绕式栅极(GAA)晶体管。结果，由于载子迁移率得到了改善，所以获得了高性能的晶体管，且因通道漏电流(channelleakagecurrent)被抑制，所以达到了对通道区306更好的电气控制。另外，因为该垂直GAA晶体管表现较少的电荷分享，以致深沟渠电容器200的电容性变差。值得注意的是，该垂直GAA晶体管是一种比传统平面晶体管更为精巧的3D元件。因此，能达到更高的晶体管密度。上文已相当广泛地概述本公开的技术特征及优点，使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属
中技术人员应了解，可相当容易地利用下文公开的概念与特定实施例可作为修改或设计其它结构或工艺而实现与本公开相同的目的。本公开所属
中技术人员亦应了解，这类等效建构无法脱离权利要求所界定的本公开的精神和范围。附图说明参阅实施方式与权利要求合并考量附图时，可得以更全面了解本申请案的公开内容，附图中相同的元件符号指相同的元件。图1是根据本公开的一些实施例，一存储器单元的剖面示意图；图2是根据本公开的一些实施例，该存储器单元的局部放大示意图；以及图3是根据本公开的一些实施例，该存储器单元的局部放大示意图。附图标记说明：10存储器单元100基底110扩散区120介电结构200深沟渠电容器202深沟渠204扩散区/埋入板206节点介电层208储存节点210环状氧化层212多晶硅层214多晶硅层216浅沟槽隔离(STI)结构300垂直晶体管302源极区304漏极区306通道区308栅极结构310a栅极导电层310b栅极介电层320接触结构320’接触结构BL位元线具体实施方式本公开的以下说明伴随并入且组成说明书的一部分的附图，说明本公开的实施例，然而本公开并不受限于该实施例。此外，以下的实施例可适当整合以下实施例以完成另一实施例。「一实施例」、「实施例」、「例示实施例」、「其他实施例」、「另一实施例」等指本公开所描述的实施例可包含特定特征、结构或是特性，然而并非每一实施例必须包含该特定特征、结构或是特性。再者，重复使用「在实施例中」一语并非必须指相同实施例，然而可为相同实施例。为了使得本公开可被完全理解，以下说明提供详细的步骤与结构。显然，本公开的实施不会限制该技艺中的技术人士已知的特定细节。此外，已知的结构与步骤不再详述，以免不必要地限制本公开。本公开的较佳实施例详述如下。然而，除了实施方式之外，本公开亦可广泛实施于其他实施例中。本公开的范围不限于实施方式的内容，而是由权利要求定义。「一实施例」、「实施例」、「例示实施例」、「其他实施例」、「另一实施例」等指本公开所描述的实施例可包含特定特征、结构或是特性，然而并非每一实施例必须包含该特定特征、结构或是特性。再者，重复使用「在实施例中」一语并非必须指相同实施例，然而可为相同实施例。为了使得本公开可被完全理解，以下说明提供详细的步骤与结构。显然，本公开的实施不会限制该本领域技术人员已知的特定细节。此外，已知的结构与步骤不再详述，以免不必要地限制本公开。本公开的较佳实施例详述如下。然而，除了实施方式之外，本公开亦可广泛实施于其他实施例中。本公开的范围不限于实施方式的内容，而是由权利要求定义。图1是根据本公开的一些实施例，一存储器单元10的剖面示意图，而图2和图3则是根据本公开的一些实施例，为该存储器单元10的垂直晶体管300和接触结构320和320’的局部放大示意图。应可轻易理解，在图1至图3中所相同的元件由相同的符号来标示。参照图1，存储器单元10包括一基底100、一深沟渠电容器200，形成在基底100中，以及一垂直晶体管300，形成在该基底上。值得注意的是，根据本公开的实施例，垂直晶体管300电性连接至深沟渠电容器200。依旧参照图1，一介电结构120，例如一层间介电层(interlayerdielectriclayer,ILD)，形成在基底100上，且垂直晶体管300嵌入介电结构120中。存储器单元10还包括一位元线(BL)，形成在介电结构120上，且垂直晶体管300电性连接至该位元线(BL)。参照图1，基底100可以包括一半导体材料，例如硅(Si)或是锗(Ge)。基底10本文档来自技高网...

【技术保护点】
1.一存储器单元，包括：一基底；一深沟渠电容器，形成在该基底中；以及一垂直晶体管，形成在该基底上，且电性连接至该深沟渠电容器，其中该垂直晶体管包括：一源极区和一漏极区，垂直堆叠在该基底上；一通道区，垂直夹在该源极区和该漏极区中；以及一栅极结构，环状围绕该通道区。

【技术特征摘要】
2017.10.26 US 15/794,7941.一存储器单元，包括：一基底；一深沟渠电容器，形成在该基底中；以及一垂直晶体管，形成在该基底上，且电性连接至该深沟渠电容器，其中该垂直晶体管包括：一源极区和一漏极区，垂直堆叠在该基底上；一通道区，垂直夹在该源极区和该漏极区中；以及一栅极结构，环状围绕该通道区。2.如权利要求1所述的存储器单元，其中该深沟渠电容器包括一埋入板、一储存节点以及一节点介电层，而该节点介电层夹在该埋入板和该储存节点之间。3.如权利要求2所述的存储器单元，还包括一扩散区，形成在该基底中，且电性连接至该深沟渠电容器的储存节点和该垂直晶体管的源极区。4.如权利要求3所述的存储器单元，其中该基底包括一第一导电型；该源极区、该漏极区和该扩散区包括一第二导电型；且该第一导电型与该第二导电型互补。5.如权利要求4所述的存储器单元，其中该扩散区的一掺杂浓度、该源极区的一掺杂浓度和该漏极区的一掺杂浓度实质相同。6.如权利要求1所述的存储器单元，其中该源极区、该漏极区和...

【专利技术属性】
技术研发人员：黄竞加，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：中国台湾,71