存储器协议制造技术

本发明专利技术提供包含与存储器协议有关的设备及方法。实例设备可使用块配置寄存器基于从主机接收的命令对所述存储器装置的若干块缓冲器执行操作，其中所述操作可从所述若干块缓冲器读取数据且将数据写入到所述存储器装置上的所述若干块缓冲器。

【技术实现步骤摘要】
【国外来华专利技术】存储器协议
本专利技术大体上涉及存储器装置，且更特定来说，本专利技术涉及用于存储器协议的设备及方法。
技术介绍
存储器装置通常提供为计算机或其它电子装置中的内部电路半导体电路集成电路。存在许多不同类型存储器，包含易失性存储器及非易失性存储器。易失性存储器可需要电力以维持其数据，且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)及同步动态随机存取存储器(SDRAM)等等。非易失性存储器可通过在未被供电时保持所存储数据来提供持久性数据且可包含NAND快闪存储器、NOR快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)及电阻可变存储器(例如，相变随机存取存储器(PCRAM)、电阻性随机存取存储器(RRAM)及磁阻性随机存取存储器(MRAM))等等。存储器还用作宽广范围的电子应用的易失性及非易失性数据存储装置。非易失性存储器可用于(例如)个人计算机、便携式存储器棒、数码相机、蜂窝电话、便携式音乐播放器(例如MP3播放器)、电影播放器及其它电子装置中。存储器单元可经布置为阵列，其中所述阵列用于存储器装置中。存储器可为计算装置中使用的存储器模块(例如，双列直插存储器模块(DIMM))的部分。存储器模块可包含易失性存储器(例如DRAM)及/或非易失性存储器(例如快闪存储器或RRAM)。DIMM可用作计算系统中的主存储器。附图说明图1是根据本专利技术的若干实施例的呈包含存储器系统的计算系统的形式的设备的框图。图2A到2C说明根据本专利技术的若干实施例的与块缓冲器相关联的寄存器及命令。图3说明根据本专利技术的若干实施例的包含读取增量信息的读取命令。图4说明根据本专利技术的若干实施例的若干读取命令及屏障命令。图5说明根据本专利技术的若干实施例的包含突发长度信息的读取命令及写入命令。图6A到6D说明根据本专利技术的若干实施例的用以指示读取缓冲器的大小及写入缓冲器的大小的寄存器。具体实施方式本专利技术包含与存储器协议相关的设备及方法。实例设备可基于使用块配置寄存器从主机接收的命令对存储器装置上的若干块缓冲器执行操作，其中所述操作可从所述若干块缓冲器读取数据及将数据写入到存储器装置上的所述若干块缓冲器。在本专利技术的一或多个实施例中，块配置寄存器可用于界定存储器装置上的若干块缓冲器。主机可直接存取所述块缓冲器且对所述块缓冲器执行读取及/或写入命令。块配置寄存器可包含关联的块缓冲器寄存器及目标地址寄存器对，其中所述块缓冲器寄存器各自包含用于每一块缓冲器的起始地址及结束地址且所述目标地址寄存器各自包含与每一块缓冲器相关联的存储器阵列中的目标地址。主机可将读取及/或写入命令发送到存储器装置以从与起始地址、结束地址及目标地址相关联的所述块缓冲器读取及/或写入数据。块配置寄存器还可包含状态寄存器，其包含用于块缓冲器中的数据的状态信息，所述状态信息当由存储器装置接收及执行读取及/或写入命令时由主机更新。在本专利技术的一或多个实施例中，所述存储器协议可用于以确定性及/或非确定性时序执行操作。所述存储器协议可包含发送具有读取增量值的读取命令，其中所述读取增量值向所述控制器指示使用于将存储器装置读取识别号指派到读取命令的计数器递增的值。所述存储器可包含从主机发送屏障命令，其中所述屏障命令指示由存储器装置先前接收的命令在由存储器装置在屏障命令后接收的命令之前执行。在一或多个实施例中，所述存储器协议可包含发送具有指示用于所述存储器装置的突发长度的突发长度信号的命令。所述突发长度信号可基于对于命令的请求的大小及/或基于将对其执行命令的某一类型存储器装置。所述存储器协议可包含发送命令以设置缓冲器寄存器，所述缓冲器寄存器配置具有第一特定大小的读取缓冲器部分及第二特定大小的写入缓冲器部分的缓冲器。在本专利技术的以下详细描述中，参考附图，所述附图形成本专利技术的一部分且其中以说明的方式展示本专利技术的若干实施例可如何实践。这些实施例经充分详细地描述以使所属领域的一般技术人员能够实践本专利技术的所述实施例，且应理解可利用其它实施例且可在不脱离本专利技术的范围的情况下作出过程改变、电改变及/或结构改变。如本文中所使用，指示符“N”指示本专利技术的若干实施例中可包含若干如此指示的特定特征。如本文中所使用，“若干”某物可指代一或多个此类事物。举例来说，若干存储器装置可指代一或多个存储器装置。此外，如本文中所使用的指示符“N”(尤其相对于图式中的参考数字)指示本专利技术的若干实施例中可包含若干如此指示的特定特征。本文中的图式遵循编号惯例，其中第一数字或前几个数字对应于图式编号且其余数字识别图式中的元件或组件。可通过使用类似数字而识别不同图式之间的类似元件或组件。如应了解，可添加、交换及/或消除本文中在各种实施例中所展示的元件以便提供本专利技术的若干额外实施例。另外，图中所提供组件的比例及相对尺寸希望说明本专利技术的各个实施例，而不应被视为意指限制。图1是根据本专利技术的一或多个实施例的包含呈若干存储器系统104-1…104-N的形式的设备的计算系统100的功能框图。如本文中所使用，“设备”可指代(但不限于)多种结构或结构的组合中的任何者，例如电路或电路系统、裸片或若干裸片、模块或若干模块、装置或若干装置、系统或若干系统。在图1中所说明的实施例中，存储器系统104-1…104-N可包含一或多个存储器装置110-1、…、110-X、110-Y。在一或多个实施例中，存储器装置110-1、…、110-X、110-Y可为双列直插存储器模块(DIMM)。DIMM可包含易失性存储器及/或非易失性存储器，分别例如(举例来说)NVDIMM及DRAMDIMM。在若干实施例中，存储器系统104-1、…、104-N可包含多芯片装置。多芯片装置可包含若干不同存储器类型及/或存储器模块。举例来说，存储器系统可包含任何类型的模块上的非易失性或易失性存储器。下文关于图1到4描述的实例将DIMM用作存储器模块，但本专利技术的协议可用于其中存储器可执行确定性及/或非确定性命令的任何存储器系统上。图1中，存储器系统104-1经由通道112-1耦合到主机且可包含存储器装置110-1、…、110-X且存储器系统104-N经由通道112-N耦合到主机且可包含存储器装置110-1、…、110-Y。在此实例中，每一存储器装置110-1、…、110-X、110-Y包含控制器114。控制器114可从主机102接收命令且控制对存储器装置执行所述命令。而且，在若干实施例中，本专利技术的协议可在没有控制器的情况下由存储器装置(例如，DIMM)实施，且使用本专利技术的协议执行所述命令可内建于所述存储器装置中。取决于存储器装置的类型，主机102可使用本专利技术的协议及/或现有协议将命令发送到存储器装置110-1、…、110-X、110-Y。举例来说，主机可使用本专利技术的协议与NVDIMM在相同通道(例如，通道112-1)上通信且使用现有协议与都处于相同存储器系统上的DRAMDIMM通信。如图1中所说明，主机102可耦合到存储器系统104-1…104-N。在若干实施例中，每一存储器系统104-1…104-N可经由通道耦合到主机102。在图1中，存储器系统104-1经由通道112-1耦合到主机102且存储器系统104-N经由通道112-N耦合到主机1本文档来自技高网...

【技术保护点】
1.一种设备，其包括：存储器装置；及控制器，其耦合到所述存储器装置，所述控制器经配置以：使用块配置寄存器基于从主机接收的命令对所述存储器装置的若干块缓冲器执行操作，其中所述操作经执行以从所述若干块缓冲器读取数据及将数据写入到所述存储器装置上的所述若干块缓冲器。

【技术特征摘要】
【国外来华专利技术】2016.06.06 US 62/346,201;2016.06.15 US 15/182,8211.一种设备，其包括：存储器装置；及控制器，其耦合到所述存储器装置，所述控制器经配置以：使用块配置寄存器基于从主机接收的命令对所述存储器装置的若干块缓冲器执行操作，其中所述操作经执行以从所述若干块缓冲器读取数据及将数据写入到所述存储器装置上的所述若干块缓冲器。2.根据权利要求1所述的设备，其中所述块配置寄存器包含块缓冲器地址寄存器，所述块缓冲器地址寄存器包含起始地址、结束地址及用于所述若干块缓冲器中的每一者的状态信息。3.根据权利要求1所述的设备，其中所述块配置寄存器包含目标地址寄存器及状态寄存器，所述目标地址寄存器包含用于所述若干块缓冲器中的每一者的目标地址且所述状态寄存器包含用于所述若干块缓冲器中的每一者的状态信息。4.根据权利要求1到3中任一权利要求所述的设备，其中所述主机将命令发送到所述控制器以编程所述块配置寄存器从而设置用于所述若干块缓冲器中的每一者的起始地址、用于所述若干块缓冲器中的每一者的结束地址、及所述存储器装置上的存储器单元阵列中的对应目标地址。5.根据权利要求4所述的设备，其中所述主机将命令发送到所述控制器以将数据写入到所述若干块缓冲器及从所述若干块缓冲器读取数据。6.根据权利要求5所述的设备，其中所述主机将命令发送到所述控制器以将数据的一部分从所述若干块缓冲器提交到所述存储器单元阵列中的所述对应目标地址。7.根据权利要求4所述的设备，其中从所述存储器单元阵列中的所述对应目标地址的数据经写入到所述若干块缓冲器且由所述主机从所述若干块缓冲器读取所述数据。8.根据权利要求4所述的设备，其中在完成命令之后更新用于所述若干块缓冲器的状态信息。9.一种设备，其包括：存储器装置；及控制器，其耦合到所述存储器装置，所述控制器经配置以：基于从主机接收的包含读取增量值的读取命令对所述存储器装置执行操作，其中所述读取增量值向所述控制器指示使用于将存储器装置读取识别号指派到所述读取命令的计数器递增的值。10.根据权利要求9所述的设备，其中所述主机还使主机读取识别号递增所述读取增量值，所述读取增量值允许当所述设备未完成执行先前发送读取命令时允许所述主机继续将读取命令发送到所述设备。11.根据权利要求9所述的设备，其中所述读取增量值允许所述设备以由所述控制器确定的顺序执行读取命令。12.根据权利要求9到11中任一权利要求所述的设备，其中所述控制器经配置以通过使计数器递增1加上包含于从所述主机发送的所述读取命令中的所述读取增量值而将所述存储器读取...

【专利技术属性】
技术研发人员：罗伯特·M·沃克，詹姆斯·A·小哈尔，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国,US