功率和性能感知的存储器控制器投票机构制造技术

在一些方面中，提供了一种用于调整存储器控制器的操作频率的方法，其中图形处理单元(GPU)经由存储器控制器访问存储器。该方法包括：监测GPU的活动以确定GPU的活动时间；将所确定的活动时间与活动阈值进行比较；以及如果所确定的活动时间大于活动阈值，则增加存储器控制器的操作频率。

【技术实现步骤摘要】
【国外来华专利技术】功率和性能感知的存储器控制器投票机构相关申请的交叉引用本申请要求于2016年6月6日在美国专利商标局提交的临时申请号62/346,061和于2017年3月23日在美国专利商标局提交的非临时申请号15/468,039的优先权和权益，其全部内容通过引用并入本文。
本公开的各方面总体涉及存储器控制器，并且更具体地涉及功率和性能感知的存储器控制器投票机构。
技术介绍
片上系统(SoC)可以在单个管芯上集成图形处理单元(GPU)、一个或多个中央处理单元(CPU)核、通信核(例如，调制解调器、WiFi电路等)、以及设备接口(例如，USB接口、HDMI接口等)。SoC上的GPU、CPU核和其他处理块可以通过存储器控制器来访问共享存储器(也称为主存储器)，其可以集成在SoC上或者可以在SoC外部。存储器控制器负责缓存和服务来自GPU、CPU核和需要访问共享存储器的其他处理块的存储器请求。
技术实现思路
以下呈现一个或多个实施例的简要概括，以便提供对这些实施例的基本理解。该
技术实现思路
不是所有设想实施例的广泛概述，并且既不旨在标识所有实施例的关键或重要元素，也不旨在描绘任一实施例或所有实施例的范围。其唯一目的是以简化形式呈现一个或多个实施例的一些概念，作为稍后呈现的更详细描述的序言。第一方面涉及一种用于调整存储器控制器的操作频率的方法，其中图形处理单元(GPU)经由存储器控制器访问存储器。该方法包括：监测GPU的活动以确定GPU的活动时间；将所确定的活动时间与活动阈值进行比较；以及如果所确定的活动时间大于活动阈值，则增加存储器控制器的操作频率。第二方面涉及一种系统。该系统包括：图形处理单元(GPU)；存储器控制器，被配置为将GPU与存储器接口；以及频率控制器。频率控制器被配置为：监测GPU的活动以确定GPU的活动时间；将所确定的活动时间与活动阈值进行比较；以及如果所确定的活动时间大于活动阈值，则增加存储器控制器的操作频率。第三方面涉及一种用于调整存储器控制器的操作频率的方法，其中一个或多个处理单元经由存储器控制器访问存储器。该方法包括：监测一个或多个处理单元的活动以确定一个或多个处理单元的活动时间；将所确定的活动时间与活动阈值进行比较；以及如果所确定的活动时间大于活动阈值，则增加存储器控制器的操作频率。第四方面涉及一种系统。该系统包括：一个或多个处理单元；存储器控制器，被配置为将一个或多个处理单元与存储器接口；以及频率控制器。频率控制器被配置为：监测一个或多个处理单元的活动以确定一个或多个处理单元的活动时间；将所确定的活动时间与活动阈值进行比较；以及如果所确定的活动时间大于活动阈值，则增加存储器控制器的操作频率。为了实现前述目的和相关目的，一个或多个实施例包括在下文中充分描述并在权利要求中特别指出的特征。以下描述和附图详细阐述了一个或多个实施例的某些说明性方面。然而，这些方面仅指示可以采用各种实施例的原理的各种方式中的一些方式，并且所描述的实施例旨在包括所有这些方面及其等同物。附图说明图1示出了根据本公开的某些方面的包括访问共享存储器的多个处理块的片上系统(SoC)的示例。图2是图示了根据本公开的某些方面的、针对基于需求的途径和针对MC频率以更高频率开始的途径的存储器控制器(MC)频率占用率的示例的曲线图。图3示出了根据本公开的某些方面的针对基于需求的途径的活动水平和电压水平的示例。图4示出了根据本公开的某些方面的、与图3中所示的基于需求的途径相比较MC频率以更高频率开始的途径的活动水平和电压水平的示例。图5示出了根据本公开的某些方面的作为MC频率的函数的系统功率的示例。图6示出了根据本公开的某些方面的作为MC频率的函数的GPU的活动时间的示例。图7是图示了根据本专利技术的某些方面的GPU动态时钟电压缩放(DCVS)算法的流程图。图8是示出了根据本公开的某些方面的针对不同用例的GPU利用率和启动MC频率的表。图9是图示了根据本公开的某些方面的用于调整存储器控制器的操作频率的方法的示例的流程图。图10是图示了根据本公开的某些方面的用于调整存储器控制器的操作频率的方法的另一示例的流程图。具体实施方式下文结合附图阐述的具体实施方式旨在作为各种配置的描述，而不旨在表示可以实践本文中所描述的概念的仅有配置。具体实施方式包括具体细节，以便提供对各种概念的透彻理解。然而，对于本领域技术人员而言显而易见的是，可以在没有这些具体细节的情况下实践这些概念。在一些实例中，以框图形式示出了公知结构和部件，以避免模糊这些概念。片上系统(SoC)可以包括集成在单个管芯上的GPU、一个或多个CPU核、通信核(例如，调制解调器、WiFi电路等)、以及设备接口(例如，USB接口、HDMI接口等)。SoC上的GPU、CPU核、以及其他处理块可以通过存储器控制器访问共享存储器(也称为主存储器)，存储器控制器可以集成在SoC上或者可以在SoC外部。在这方面，图1示出了包括GPU110和CPU115的SoC100的示例，CPU115可以包括一个或多个CPU核。GPU110和CPU115通过存储器控制器120访问共享存储器150。共享存储器150可以包括双倍数据速率(DDR)存储器或其他类型的存储器。下文使用DDR存储器的示例来描述共享存储器150。然而，应当理解，本公开的实施例不限于该示例，并且可以应用于其他类型的存储器。在图1中所示的示例中，存储器控制器120集成在SoC100上。在该示例中，存储器控制器120可以被称为集成存储器控制器(IMC)、总线集成存储器控制器(BIMC)或其他术语。然而，应当理解，存储器控制器120可以备选地在SoC100的外部。存储器控制器120负责缓存和服务来自GPU110和CPU115的存储器请求，如下文所进一步讨论的。应当理解，SoC100上的一个或多个其他处理块(图1中未示出)还可以经由存储器控制器120访问存储器150。在图1中的示例中，存储器控制器120经由物理(PHY)块160与存储器150通信。PHY块160可以经由一个或多个线被耦合到存储器150。PHY块160可以包括一个或多个收发器(未示出)，用于经由一条线或多条线向存储器150发送信号并且从存储器150接收信号。PHY块160还可以包括定时电路(未示出)，以用于同步(对准)传入信号和/或传出信号(例如，与数据选通信号)。为了将数据写入到存储器150，处理块(例如，GPU110或CPU115)可以向存储器控制器120发送写入请求。写入请求可以包括数据以及用于数据的逻辑地址。为了服务写入请求，存储器控制器120可以将逻辑地址映射到存储器150中的物理地址，并且经由PHY块160将对应的命令/地址/数据信号发送到存储器150以将数据写入到存储器150中的物理地址。存储器控制器120还可以向处理块发送指示写入操作已经完成的信号。为了从存储器150读取数据，处理块(例如，GPU110或CPU115)可以向存储器控制器120发送读取请求。读取请求可以包括用于要从存储器150中读取的数据的逻辑地址。为了服务读取请求，存储器控制器120可以将逻辑地址映射到存储器中的物理地址，并且经由PHY块160将对应的命令/地址信号发送到存储器150以从存储器150的物理地址中读取数据本文档来自技高网...

【技术保护点】
1.一种用于调整存储器控制器的操作频率的方法，其中图形处理单元(GPU)经由所述存储器控制器来访问存储器，所述方法包括：监测所述GPU的活动，以确定所述GPU的活动时间；将确定的所述活动时间与活动阈值进行比较；以及如果确定的所述活动时间大于所述活动阈值，则增加所述存储器控制器的所述操作频率。

【技术特征摘要】
【国外来华专利技术】2016.06.06 US 62/346,061;2017.03.23 US 15/468,0391.一种用于调整存储器控制器的操作频率的方法，其中图形处理单元(GPU)经由所述存储器控制器来访问存储器，所述方法包括：监测所述GPU的活动，以确定所述GPU的活动时间；将确定的所述活动时间与活动阈值进行比较；以及如果确定的所述活动时间大于所述活动阈值，则增加所述存储器控制器的所述操作频率。2.根据权利要求1所述的方法，其中所述存储器包括双倍数据速率(DDR)存储器，并且其中增加所述存储器控制器的所述操作频率包括：增加所述存储器控制器的DDR频率。3.根据权利要求2所述的方法，其中所述DDR频率等于所述操作频率、或与所述操作频率成比例。4.根据权利要求1所述的方法，其中所述活动时间与所述GPU再现数据的时间相对应。5.根据权利要求4所述的方法，其中所述数据包括一个或多个帧。6.根据权利要求1所述的方法，还包括：如果确定的所述活动时间大于所述活动阈值，则重复所述监测步骤、所述比较步骤和所述频率增加步骤，直到所述活动时间等于或小于所述活动阈值。7.根据权利要求1所述的方法，其中中央处理单元(CPU)也经由所述存储器控制器来访问所述存储器。8.根据权利要求1所述的方法，还包括：如果确定的所述活动时间小于所述活动阈值，则使用所述存储器控制器的当前操作频率作为用于过程的启动频率，所述过程基于所述GPU的空闲持续时间来调整所述存储器控制器的所述操作频率。9.根据权利要求1所述的方法，还包括：在多个不同操作频率中的每个操作频率操作所述存储器控制器；确定用于所述GPU的多个活动时间，所述多个活动时间中的每个活动时间与所述多个不同操作频率中的一个操作频率相对应；以及基于所述多个活动时间来确定所述活动阈值。10.根据权利要求9所述的方法，其中基于所述多个活动时间来确定所述活动阈值包括：基于所述多个活动时间，来确定用于所述GPU的活动时间相对于所述存储器控制器的操作频率的改变速率；以及基于确定的所述改变速率等于或小于改变速率阈值的活动时间来确定所述活动阈值。11.根据权利要求1所述的方法，其中增加所述存储器控制器的所述操作频率包括：增加输入到所述存储器控制器的时钟信号的频率。12.一种系统，包括：图形处理单元(GPU)；存储器控制器，被配置为将所述GPU与存储器对接；以及频率控制器，被配置为：监测所述GPU的活动，以确定所述GPU的活动时间；将确定的所述活动时间与活动阈值进行比较；以及如果确定的所述活动时间大于所述活动阈值，则增加所述存储器控制器的操作频率。13.根据权利要求12所述的系统，其中所述存储器包括双倍数据速率(DDR)存储器，并且所述频率控制器被配置为：如果确定的所述活动时间大于所述活动阈值，则通过增加所述存储器控制器的DDR频率来增加所述存储器控制器的所述操作频率。14.根据权利要求13所述的系统，其中所述DDR频率等于所述操作频率、或与所述操作频率成比例。15.根据权利要求12所述的系统，其中所述活动时间与所述GPU再现数据的时间相对应。16.根据权利要求15所述的系统，其中所述数据包括一个或多个帧。17.根据权利要求12所述的系统，其中在所述存储器控制器的所述操作频率增加之后，所述频率控制器被配置为：...

【专利技术属性】
技术研发人员：M·弗拉通杰克，H·辛格，G·库玛，M·劳米，K·M·加内，A·巴贾杰，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国,US