存储装置和写高速缓存数据退避方法制造方法及图纸

本发明专利技术的实施方式涉及存储装置和写高速缓存数据退避方法。实施方式的存储装置包括非易失性存储介质、易失性存储器和控制器。所述非易失性存储介质包括用户数据区域。所述易失性存储器包括高速缓存区域以及高速缓存管理区域。所述高速缓存区域用于将由写命令确定而应该向所述用户数据区域写入的写数据作为写高速缓存数据进行保存，所述高速缓存管理区域用于保存与所述写高速缓存数据相关的管理信息，所述管理信息包含根据所述写命令的接受而计算的所述写高速缓存数据的压缩大小。所述控制器执行退避处理，该退避处理用于基于所述管理信息对未退避到退避区域的需要压缩的写高速缓存数据进行压缩，并将所述压缩后的写高速缓存数据写到所述退避区域。

【技术实现步骤摘要】

本专利技术的实施方式涉及存储装置和写高速缓存数据退避方法。
技术介绍
近年来的存储装置例如磁盘装置，为了实现从主机系统(主机)访问的高速化而通常具备高速缓存(cache)。高速缓存用于保存由来自主机的写命令确定的数据(写数据)以及根据来自主机的读命令而从盘读出的数据。高速缓存通常使用易失性存储器来实现。因此，高速缓存所保存的写数据(即写高速缓存数据)会因向磁盘装置供给电力的切断(电源切断)而消失。为了避免因该电源切断而导致的写高速缓存数据的消失，也即，为了保护写高速缓存数据避免电源切断的影响，以往以来提出了各种方法。作为这些方法的代表，已知以下的第1以及第2方法。第1方法是在电源切断时使用备用电源使写高速缓存数据从高速缓存退避(转移保存)到闪速ROM(FlashROM)这样的非易失存储器的方法。使用该第1方法提供的写高速缓存数据保护功能也被称为断电保护(PowerLossProtection)功能。第2方法是在接受(领受)由写命令确定的写数据时在一定的条件下使写高速缓存数据从高速缓存退避到盘(盘介质)的特定区域(退避区域)的方法。使用该第2方法提供的写高速缓存数据保护功能也被称为介质高速缓存(MediaCache)功能。在断电保护功能的适用中，使用备用电源使写高速缓存数据退避到非易失存储器。因此，高速缓存能够保存的写数据量由能够从备用电源供给电力的时间(即可备用(备份)时间)以及向非易失存储器写入数据的速度决定。另一方面，在介质高速缓存功能的适用中，会产生到将写高速缓存数据退避到盘的退避区域为止的时间延迟。因此，要求缩短对写高速缓存数据进行退避所需的时间。上述的断电保护功能和介质高速缓存功能的至少一方例如也通过固态硬盘(SSD)这样的、磁盘装置以外的存储装置来提供。
技术实现思路
本专利技术的实施方式提供一种能够缩短使写高速缓存数据进行退避所需的时间的存储装置以及写高速缓存数据退避方法。实施方式的存储装置包括非易失性存储介质、易失性存储器和控制器。所述非易失性存储介质包含用户数据区域。所述易失性存储器包含高速缓存区域以及高速缓存管理区域。所述高速缓存区域用于将由写命令特定而应该写到所述用户数据区域的写数据作为写高速缓存数据进行保存，所述高速缓存管理区域用于保存与所述写高速缓存数据相关的管理信息，所述管理信息包含根据所述写命令的接受而计算的所述写高速缓存数据的压缩大小。所述控制器执行退避处理，该退避处理用于基于所述管理信息对未退避到退避区域的需要压缩的写高速缓存数据进行压缩，并将所述压缩后的写高速缓存数据写到所述退避区域。附图说明图1是表示实施方式涉及的磁盘装置的典型结构的框图。图2是表示图1所示的高速缓存管理表的数据构造例的图。图3是表示该实施方式中的写数据接受处理的典型步骤的流程图。图4是表示在该实施方式中以高速缓存管理记录为单位而执行的写回处理(writeback)的典型步骤的流程图。图5是表示该实施方式中的第2退避处理的典型步骤的流程图。图6是用于说明第2退避处理的图。图7是表示该实施方式中的第1退避处理的典型步骤的流程图。图8是用于说明第1退避处理的图。图9是表示该实施方式中的高速缓存恢复处理的典型步骤的流程图。具体实施方式参照附图来说明本专利技术的实施方式。图1是表示实施方式涉及的磁盘装置的典型结构的框图。磁盘装置是存储装置的一种，也被称为硬盘驱动器(HDD)。因此在以下的说明中，将磁盘装置标记为HDD。图1所示的HDD包括头盘组件(HDA)11、控制器12、闪速ROM(FROM)13、动态RAM(DRAM)14以及备用电源15。HDA11包括盘110。盘110例如是在其一方的面具有以磁方式记录数据的记录面的非易失性存储介质(medium)。也即，盘110具有存储区域111。HDA11还包括头、主轴马达以及致动器等周知的要素。但是，图1中省略了这些要素。控制器12例如可使用将多个元件集成在单个芯片上的被称为片上系统(System-on-a-Chip，SOC)的大规模集成电路(LSI)来实现。控制器12包括主机接口控制器(以下，称为HIF控制器)121、盘接口控制器(以下，称为DIF控制器)122、高速缓存控制器123、读/写(R/W)通道124、CPU125、静态RAM(SRAM)126以及数据压缩/解压缩电路128。HIF控制器121经由主机接口20与主机连接。HIF控制器121接受从主机传送的命令(写命令、读命令等)。HIF控制器121还控制主机与高速缓存控制器123之间的数据传送。DIF控制器122控制高速缓存控制器123与R/W通道124之间的数据传送。高速缓存控制器123控制HIF控制器121与DRAM14之间的数据传送以及DIF控制器122与DRAM14之间的数据传送。R/W通道124处理与读/写关联的信号。R/W通道124将从盘110读出的信号(读信号)通过模拟/数字转换器转换成数字数据，从数字数据译码出读数据。R/W通道124还从数字数据中提取头的定位所需的伺服数据。R/W通道124还对写数据进行编码。CPU125作为图1所示的HDD的主控制器发挥功能。CPU125按照控制程序来控制HDD内的至少一部分要素。该至少一部分包括各控制器121～123，在本实施方式中控制程序被预先保存于盘110的特定区域。但是，控制程序也可以被预先保存于FROM13。SRAM126是易失性存储器。SRAM126的存储区域的一部分用作用于保存高速缓存管理表127的高速缓存管理区域。数据压缩/解压缩电路128进行由CPU125指定的写高速缓存数据的压缩或解压缩。数据压缩/解压缩电路128还计算假设了对写数据实施压缩处理的情况下的压缩处理后的数据的大小(size：体积、空间、规模)。此外，也可以取代数据压缩/解压缩电路128而使用数据压缩器以及数据解压缩器。FROM13是可改写的非易失性存储器。在FROM13的存储区域的一部分预先保存有初始程序的装入程序(IPL)。IPL也可以预先保存于只读的非易失性存储器例如ROM。CPU125例如通过在向HDD供给了电力之后执行IPL，将盘110所保存的控制程序的至少一部分装载到SRAM126或DRAM14。FROM13的存储区域的另外的一部分用作退避区域(第1退避区域)130。退避区域130用作通过断电保护功能实现的写高速缓存数据的退避目的地。DRAM14是比SRAM126低速的易失性存储器。在本实施方式中DRAM14的存储容量比SRAM126的存储容量大。DRAM14的存储区域的一部分用作高速缓存(高速缓存区域)140。高速缓存140用于将从主机传送来的写数据(即由来自主机的写命令确定的写数据)以及从盘110读取的读数据作为写高速缓存数据以及读高速缓存数据进行保存。此外，DRAM14的存储区域的另外的一部分也可以用于保存高速缓存管理表127。同样，SRAM126的存储区域的另外的一部分也可以用作高速缓存140。另外，也可以将DRAM14和SRAM126各自的存储区域视为1个易失性存储器的存储区域的一部分。盘110的存储区域111的一部分用作退避区域(第2退避区域)112，该存储区域111的另外的一部分用作用户数据区域11本文档来自技高网...

【技术保护点】
一种存储装置，具备：包含用户数据区域的非易失性存储介质；包含高速缓存区域以及高速缓存管理区域的易失性存储器，所述高速缓存区域用于将由写命令确定而应该写到所述用户数据区域的写数据作为写高速缓存数据进行保存，所述高速缓存管理区域用于保存与所述写高速缓存数据相关的管理信息，所述管理信息包含根据所述写命令的接受而计算的所述写高速缓存数据的压缩大小；以及控制器，其构成为执行退避处理，该退避处理用于基于所述管理信息对未退避到退避区域的需要压缩的写高速缓存数据进行压缩，并将所述压缩后的写高速缓存数据写到所述退避区域。

【技术特征摘要】
2015.08.14 US 62/2050291.一种存储装置，具备：包含用户数据区域的非易失性存储介质；包含高速缓存区域以及高速缓存管理区域的易失性存储器，所述高速缓存区域用于将由写命令确定而应该写到所述用户数据区域的写数据作为写高速缓存数据进行保存，所述高速缓存管理区域用于保存与所述写高速缓存数据相关的管理信息，所述管理信息包含根据所述写命令的接受而计算的所述写高速缓存数据的压缩大小；以及控制器，其构成为执行退避处理，该退避处理用于基于所述管理信息对未退避到退避区域的需要压缩的写高速缓存数据进行压缩，并将所述压缩后的写高速缓存数据写到所述退避区域。2.根据权利要求1所述的存储装置，其中，还具备包含用作所述退避区域的第1退避区域的非易失性存储器，所述控制器构成为根据向所述存储装置供给的电力的切断来执行所述退避处理。3.根据权利要求2所述的存储装置，其中，所述控制器还构成为根据向所述存储装置再次开始所述电力的供给来执行用于将写到了所述第1退避区域的写高速缓存数据恢复到所述高速缓存区域的第1恢复处理，所述第1恢复处理包括在应该进行所述恢复的写高速缓存数据被压缩的情况下对应该进行所述恢复的写高速缓存数据进行解压缩。4.根据权利要求2所述的存储装置，其中，还具备构成为根据所述电力切断而至少供给所述退避处理所使用的电力的备用电源，所述控制器还构成为将所述未退避的写高速缓存数据的量压制在可退避大小以下，所述可退避大小表示在能够由所述备用电源进行电力供给的期间能够写到所述第1退避区域的数据的量。5.根据权利要求4所述的存储装置，其中，所述非易失性存储介质还包含第2退避区域，所述控制器还构成为：即使是将由所述接受的写命令确定的写数据作为所述写高速缓存数据而暂时保存到了所述高速缓存区域，也判定包含该确定的写数据在内的未退避的写高速缓存数据的量是否控制在所述可退避大小以下；以及根据所述判定结果，将所述确定的写数据作为写高速缓存数据保存到所述高速缓存区域，或者在将所述确定的写数据保存到所述高速缓存区域之前对所述高速缓存区域内的未退避的写高速缓存数据进行压缩而将所述压缩后的写高速缓存数据写到所述第2退避区域。6.根据权利要求5所述的存储装置，其中，所述控制器还构成为通过将所述高速缓存区域内的未退避的写高速缓存数据的量和所述确定的写数据的大小之和与所述可退避大小进行比较来进行所述判定。7.根据权利要求5所述的存储装置，其中，所述控制器还构成为：在根据所述判定结果将所述确定的写数据作为所述写高速缓存数据保存到所述高速缓存区域的情况下，假设为对所述确定的写数据实施压缩处理，计算压缩处理后的写数据的大小；以及基于所述计算的结果，计算在所述确定的写数据被保存到了所述高速缓存区域之后的、所述高速缓存区域内的所述未退避的写高速缓存数据的量。8.根据权利要求5所述的存储装置，其中，所述控制器还构成为：在根据所述判定结果将所述确定的写数据作为所述写高速缓存数据而保存到所述高速缓存区域的情况下，假设为对所述确定的写数据实施压缩处理，计算压缩处理后的写数据的大小；在所述计算出的大小比所述确定的写数据的大小小的第1情况下，对
\t所述确定的写数据被保存到所述高速缓存区域之前的所述高速缓存区域内的所述未退避的写高速缓存数据的量加上所述计算出的大小；以及在所述计算出的大小不比所述确定的写数据的大小短的第2情况下，对所述确定的写数据被保存到所述高速缓存区域之前的所述高速缓存区域内的所述未退避的写高速缓存数据的量仅加上所述确定的写数据的大小。9.根据权利要求8所述的存储装置，其中，所述控制器还构成为：在所述第1情况下，对与根据所述接受的写命令而保持到所述高速缓存区域的写高速缓存数据相关的管理信息设置表示需要压缩处理的第1标记；以及在将由所述管理信息表示的所述高速缓存区域内的未退避的写高速缓存数据写到所述第1或第2退避区域的情况下，基于是否对所述管理信息设置了所述第1标记，对应该写到所述第1或第2退避区域的未退避的写高速缓存数据进行压缩。10.根据权利要求9所述的存储装置，其中，所述控制器还构成为：在由所述管理信息表示的所述未退避的写高速缓存数据被压缩之后或未被压缩而写到了所述第2退避区域的情况下，对所述管理信息设置表示退...

【专利技术属性】
技术研发人员：梅田通彦，泉泽祐介，菅原信广，户田诚二，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：日本;JP