半导体结构及其制作方法技术

本发明专利技术公开一种半导体结构及其制作方法，该半导体结构包含有半导体基底，具有沟槽绝缘区域、一导电栅极，埋设于该沟槽绝缘区域内、一气隙，介于该导电栅极及该半导体基底之间，以及一介电盖层，设于第二栅极上，密封住该气隙。

Semiconductor Structure and Its Fabrication Method

The invention discloses a semiconductor structure and its fabrication method. The semiconductor structure comprises a semiconductor base, a groove insulation area and a conductive gate, which is embedded in the groove insulation area and an air gap between the conductive gate and the semiconductor base, and a dielectric cover layer, which is arranged on the second gate to seal the air gap.

【技术实现步骤摘要】
半导体结构及其制作方法
本专利技术涉及半导体
，特别是涉及一种半导体结构，可以改善行锤现象。
技术介绍
当动态随机存取存储器(DRAM)的目标行在一段时间内被激活太多次时，存储在邻近目标行的相邻行的数据资料很可能会丢失或被干扰。更具体地说，存储在相邻行的数据资料会由于目标行的频繁激活而产生的信号串扰而损坏(datacorruption)，此现象又被称为「行锤(rowhammer)」。随着DRAM设计密度的增加，行锤现象会越来越严重，已成为该
亟待解决的一个问题。
技术实现思路
本专利技术主要目的在于提供一种半导体结构，可以改善现有技术的不足与缺点。根据本专利技术一实施例，本专利技术披露一种半导体结构，包含有一半导体基底，具有一主表面；一沟槽绝缘区域，设于该半导体基底中；一主动区域，设于该半导体基底中，被该沟槽绝缘区域包围，其中该主动区域具有一长轴，并沿一第一方向延伸；一第一栅极，埋设于该主动区域内，邻近该主动区域的一末端部位；一第二栅极，埋设于该沟槽绝缘区域内，且邻近于该主动区域的该末端部位；以及一气隙，设于该第二栅极及该主动区域的该末端部位之间。本专利技术半导体结构，包含有半导体基底，具有沟槽绝缘区域。一导电栅极，埋设于该沟槽绝缘区域内。本专利技术的主要技术特征在于介于该导电栅极及该半导体基底之间具有该气隙。以设于第二栅极上的介电盖层密封住该气隙。根据本专利技术另一实施例，本专利技术披露一种制作半导体结构的方法。先提供一半导体基底，具有一主表面。再于该半导体基底中形成一沟槽绝缘区域及一主动区域，该沟槽绝缘区域包围该主动区域。该主动区域具有一长轴，并沿一第一方向延伸。分别于该主动区域内及该沟槽绝缘区域内形成一第一栅极沟槽及一第二栅极沟槽。再于该第二栅极沟槽内形成一牺牲间隙壁。分别于该第一栅极沟槽及该第二栅极沟槽内形成一第一栅极及第二栅极。再将该牺牲间隙壁从该第二栅极沟槽去除，如此于该第二栅极沟槽内形成一气隙，介于该第二栅极及该半导体基底之间。在该第二栅极上形成一介电盖层，其中该介电盖层密封该气隙。为让本专利技术上述目的、特征及优点能更明显易懂，下文特举优选实施方式，并配合所附的附图，作详细说明如下。然而优选实施方式与附图仅供参考与说明用，并非用来对本专利技术加以限制者。附图说明图1A、2A、3A、4A、5A、6A、7A、8A、9A、10A及11A分别为本专利技术一实施例半导体结构制作方法的部分上视图；图1B、2B、3B、4B、5B、6B、7B、8B、9B、10B及11B分别为沿着图1A、2A、3A、4A、5A、6A、7A、8A、9A、10A及11A中切线I-I’的剖面示意图。主要元件符号说明1半导体结构10半导体基底10a主表面12主动区域121末端部分122中间部分14沟槽绝缘区域140绝缘层140a绝缘层21第一栅极沟槽22第二栅极沟槽30间隙壁材料层30a第一间隙壁30b第二间隙壁30c牺牲间隙壁40平坦化层42光致抗蚀剂层50栅极材料层501功函数金属层502低阻值金属层510栅极介电层51第一栅极52第二栅极60气隙70介电盖层70a顶面具体实施方式接下来的详细叙述参照相关附图所示内容，用来说明可依据本专利技术具体实行的实施例。这些实施例已提供足够的细节，可使本领域技术人员充分了解并具体实行本专利技术。在不悖离本专利技术的范围内，仍可做结构、步骤或电性上的修改，并应用在其他实施例上。因此，以下详细描述并非用来对本专利技术加以限制。本专利技术涵盖的范围由其权利要求界定。与本专利技术权利要求具均等意义者，也应属本专利技术涵盖的范围。本专利技术有关于一种半导体集成电路结构，例如，动态随机存取存储器结构，具有区域型的气隙(airgap)，可以改善现有技术的缺点，例如，行锤(rowhammer)现象。请参阅图1A、2A、3A、4A、5A、6A、7A、8A、9A、10A及11A及图1B、2B、3B、4B、5B、6B、7B、8B、9B、10B及11B，其中图1A、2A、3A、4A、5A、6A、7A、8A、9A、10A及11A例示本专利技术一实施例半导体结构制作方法的部分上视图，而图1B、2B、3B、4B、5B、6B、7B、8B、9B、10B及11B分别为沿着图1A、2A、3A、4A、5A、6A、7A、8A、9A、10A及11A中切线I-I’的剖面示意图。为简化说明，图中仅绘示出部分的电路元件区域，例如，部分的存储器阵列区域。如图1A及图1B所示，首先，提供一半导体基底10，具有一主表面10a。在半导体基底10中已形成有沟槽绝缘区域14及多个长条形的主动区域12，且沟槽绝缘区域14内设有绝缘层140，将各主动区域12环绕包围，使主动区域12彼此电性隔绝。根据本专利技术实施例，绝缘层140可以包括硅氧层、氮化硅层或其组合，但不限于此。根据本专利技术实施例，各主动区域12具有一长轴，并沿一第一方向延伸，例如，图1A中的参考a轴方向，其中参考a轴即为主动区域长轴延伸方向，与参考x轴之间为一锐角θ。接着，在主动区域12内及沟槽绝缘区域14内形成一第一栅极沟槽21及一第二栅极沟槽22。在图1B的剖面中，可看出第一栅极沟槽21穿过主动区域12，而第二栅极沟槽22通过沟槽绝缘区域14。根据本专利技术实施例，如图1A所示，第一栅极沟槽21及一第二栅极沟槽22均为直线型沟槽，沿着一第二方向，如参考y轴方向，延伸，且第二方向不垂直于第一方向。根据本专利技术实施例，各主动区域12会被两条相邻的第一栅极沟槽21贯穿，而被区隔成两个末端部分121及一个中间部分122，其中，中间部分122可做为数位线或位线接触区域，而末端部分121可做为储存节点接触区。从图1B可看出，第二栅极沟槽22内的侧壁上可能有绝缘层140a，例如，硅氧层，留在末端部位121的一侧壁表面。然而，本专利技术并不限于此，在其他实施例中，末端部位121的侧壁表面上也可能不留硅氧层，而裸露出末端部位121的侧壁的硅表面。如图2A及图2B所示，接着于半导体基底10、第一栅极沟槽21及第二栅极沟槽22内，共形的全面沉积一间隙壁材料层30。根据本专利技术实施例，间隙壁材料层30可以包含与氧化硅及硅有明显蚀刻选择比的介电材料，例如，氮化硅。根据本专利技术实施例，间隙壁材料层30可以利用原子层沉积(ALD)法形成，其厚度例如介于2至5纳米。如图3A及图3B所示，选择性的蚀刻间隙壁材料层30，分别于第一栅极沟槽21及第二栅极沟槽22内形成一第一间隙壁30a及一第二间隙壁30b。其中，在第二栅极沟槽22内的第二间隙壁30b可以直接接触末端部位121的侧壁表面上的绝缘层140a，在其他实施例中，由于末端部位121的侧壁表面上也可能不留绝缘层140a，在第二栅极沟槽22内的第二间隙壁30b也可以直接接触裸露出的末端部位121的侧壁表面。如图4A及图4B所示，在半导体基底10上、第一栅极沟槽21及第二栅极沟槽22内，形成一平坦化层40。根据本专利技术实施例，例如，平坦化层40可以是旋涂式玻璃材料或抗反射层材料，但不限于此。平坦化层40填入并填满第一栅极沟槽21及第二栅极沟槽22。如图5A及图5B所示，在平坦化层40上形成一经图案化的光致抗蚀剂层42。光致抗蚀剂层42与主动区域12的末端部位121部分重叠，并与末端部位121之间的沟槽绝缘区域14重叠。值得注意的是，在图5A中的光本文档来自技高网...

【技术保护点】
1.一种半导体结构，包含有：半导体基底，具有一主表面；沟槽绝缘区域，设于该半导体基底中；主动区域，设于该半导体基底中，被该沟槽绝缘区域包围，其中该主动区域具有一长轴，并沿一第一方向延伸；第一栅极，埋设于该主动区域内，邻近该主动区域的一末端部位；第二栅极，埋设于该沟槽绝缘区域内，且邻近于该主动区域的该末端部位；以及气隙，设于该第二栅极及该主动区域的该末端部位之间。

【技术特征摘要】
1.一种半导体结构，包含有：半导体基底，具有一主表面；沟槽绝缘区域，设于该半导体基底中；主动区域，设于该半导体基底中，被该沟槽绝缘区域包围，其中该主动区域具有一长轴，并沿一第一方向延伸；第一栅极，埋设于该主动区域内，邻近该主动区域的一末端部位；第二栅极，埋设于该沟槽绝缘区域内，且邻近于该主动区域的该末端部位；以及气隙，设于该第二栅极及该主动区域的该末端部位之间。2.如权利要求1所述的半导体结构，其中另包含介电盖层，位于埋设于该沟槽绝缘区域内的该第二栅极上，该介电盖层密封住该气隙。3.如权利要求2所述的半导体结构，其中该介电盖层为氮化硅层，且具有一顶面，与该半导体基底的该主表面齐平。4.如权利要求1所述的半导体结构，其中另包含硅氧层，设于该末端部位的一侧壁表面。5.如权利要求1所述的半导体结构，其中该气隙的宽度介于2至5纳米。6.如权利要求1所述的半导体结构，其中该第一栅极是一存储器栅极，该第二栅极是一通过栅极。7.如权利要求1所述的半导体结构，其中另包含第一栅极介电层，介于该第一栅极及该半导体基底之间。8.如权利要求1所述的半导体结构，其中该第二栅极沿着一第二方向延伸，该第二方向不垂直于该第一方向。9.一种制作半导体结构的方法，包含有：提供一半导体基底，具有一主表面；在该半导体基底中形成一沟槽绝缘区域及一主动区域，该沟槽绝缘区域包围该主动区域，其中该主动区域具有一长轴，并沿一第一方向延伸；分别于该主动区域内及该沟槽绝缘区域内形成一第一栅极沟槽及一第二栅极沟槽；在该第二栅极沟槽内形成一牺牲间隙壁；分别于该第一栅极沟槽及该第二栅极沟槽内形成一第一栅极及第二栅极；将该牺牲间隙壁从该第二栅极沟槽去除，如此于该第二栅极沟槽内形成一气隙，介于该第二栅极及该半导体基底之间；以及在该第二栅极上形成一介电盖层，其中该介电盖层密...

【专利技术属性】
技术研发人员：张峰溢，李甫哲，
申请(专利权)人：联华电子股份有限公司，福建省晋华集成电路有限公司，
类型：发明
国别省市：中国台湾,71