半导体元件及其制作方法技术

本发明专利技术公开一种半导体元件及其制作方法。该制作半导体元件的方法为，首先提供一基底，该基底具有一存储单元区以及一周边区，然后形成一位线结构于该存储单元区以及一栅极结构于该周边区，并形成一层间介电层环绕该位线结构以及该栅极结构。接着形成一导电层于位线结构上，进行一第一光刻暨蚀刻制作工艺去除部分导电层以形成存储节点接触于位线结构两侧以及接触插塞于栅极结构两侧，形成一第一遮盖层于该存储单元区及该周边区并覆盖该位线结构以及该栅极结构，再进行一第二光刻暨蚀刻制作工艺去除存储单元区的部分第一遮盖层。

【技术实现步骤摘要】
半导体元件及其制作方法
本专利技术涉及一种制作半导体元件的方法，尤其是涉及一种形成气孔于位线结构两侧的方法。
技术介绍
随着各种电子产品朝小型化发展的趋势，动态随机存取存储器(DRAM)单元的设计也必须符合高集成度及高密度的要求。对于一具备凹入式栅极结构的DRAM单元而言，由于其可以在相同的半导体基底内获得更长的载流子通道长度，以减少电容结构的漏电情形产生，因此在目前主流发展趋势下，其已逐渐取代仅具备平面栅极结构的DRAM单元。一般来说，具备凹入式栅极结构的DRAM单元会包含一晶体管元件与一电荷贮存装置，以接收来自于位线及字符线的电压信号。然而，受限于制作工艺技术之故，现有具备凹入式栅极结构的DRAM单元仍存在有许多缺陷，还待进一步改良并有效提升相关存储器元件的效能及可靠度。
技术实现思路
为达上述目的，本专利技术一实施例公开一种制作半导体元件的方法。首先提供一基底，该基底具有一存储单元区以及一周边区，然后形成一位线结构于该存储单元区以及一栅极结构于该周边区，并形成一层间介电层环绕该位线结构以及该栅极结构。接着形成一导电层于位线结构上，进行一第一光刻暨蚀刻制作工艺去除部分导电层以形成存储节点接触于位线结构两侧以及接触插塞于栅极结构两侧，形成一第一遮盖层于该存储单元区及该周边区并覆盖该位线结构以及该栅极结构，再进行一第二光刻暨蚀刻制作工艺去除存储单元区的部分第一遮盖层。本专利技术另一实施例公开一种半导体元件，其主要包含一基底，该基底具有一存储单元区以及一周边区；一位线结构设于该存储单元区；多个气孔设于该位线结构两侧；一第一遮盖层设于该位线结构及该多个气孔上，其中该第一遮盖层为U型；以及一第二遮盖层设于第一遮盖层上。附图说明图1为本专利技术一实施例制作一DRAM元件的上视图；图2为图1沿着切线NN'以及切线OO’的剖面示意图；图3为图1沿着切线AA'以及切线BB’的剖面示意图；图4为接续图3的制作工艺示意图；图5为接续图4的上视图；图6为图5沿着切线PP'以及切线QQ'的剖面示意图；图7为图5沿着切线CC'以及切线DD'的剖面示意图；图8为接续图7的制作工艺示意图；图9为接续图8的上视图；图10为图9沿着切线EE'以及切线FF’的剖面示意图；图11为图9沿着切线GG'、切线HH'以及切线II'的剖面示意图；图12为接续图9的上视图；图13为图12沿着切线JJ'以及切线KK'的剖面示意图；图14为图12沿着切线LL'以及切线MM'的剖面示意图；图15为本专利技术一实施例的结构示意图。主要元件符号说明12基底14存储单元区16周边区18位线结构20栅极结构22层间介电层24浅沟隔离26主动区28掺杂区30间隙壁32非金属导电层34金属层36掩模层38间隙壁40接触洞蚀刻停止层42接触洞44接触洞46导电层48有机介电层50含硅硬掩模与抗反射层52图案化光致抗蚀剂54存储节点接触56接触插塞58第一遮盖层60气孔62第二遮盖层64字符线结构具体实施方式请参照图1至图15，图1至图15为本专利技术一实施例制作一半导体元件的方法示意图，其中图1为本专利技术一实施例制作一DRAM元件的上视图，图2的左半部分为图1中沿着切线NN'的剖面示意图，图2的右半部分则为图1中沿着切线OO'的剖面示意图，图3的左半部分为图1中沿着切线AA'的剖面示意图，图3的右半部分则为图1中沿着切线BB'的剖面示意图。如图1至图3所示，首先提供一基底12并于基底12上定义一存储单元区14与一周边区16，其中较佳由半导体材料所构成，例如可包括硅基底、外延硅基底、硅锗基底、碳化硅基底或硅覆绝缘(silicon-on-insulator，SOI)基底，但不以此为限。然后形成位线结构18于存储单元区14以及栅极结构20于周边区16，并再形成一层间介电层22环绕位线结构18与栅极结构20。在本实施例中，位线结构18下方的半导体基底内可设有例如字符线(图未示)、浅沟隔离24以及主动区26，其中位线结构18两侧设有掺杂区28与间隙壁30，且位线结构18可包含一非金属导电层32、一选择性阻障层(图未示)、一金属层34以及一掩模层36。其中非金属导电层32可包括多晶硅、非晶硅或其他含硅或不含硅的非金属导电材料，阻障层可包括钛、钨硅化物(WSi)、氮化钨(WN)或其他适合的阻障材料，金属层34可包括铝、钨、铜、钛铝合金或其他适合的低电阻金属导电材料，而掩模层36可包括氮化硅、氮氧化硅、氮碳化硅或其他适合的绝缘材料。如同位线结构18，栅极结构20同样包括非金属导电层32、金属层34以及掩模层36，另外周边区另设有间隙壁38环绕栅极结构20、一掺杂区或源极/漏极区域(图未示)设于间隙壁38两侧的基底12内、接触洞蚀刻停止层40设于栅极结构20与间隙壁38上以及层间介电层22设于接触洞蚀刻停止层40上。接着可去除存储单元区14与周边区16的部分层间介电层22以形成接触洞42于位线结构18两侧以及形成接触洞44于栅极结构20两侧。请继续参照图4，接着先形成一导电层46于存储单元区14与周边区16并填满接触洞42、44，然后进行一第一光刻暨蚀刻制作工艺，去除部分导电层46以形成存储节点接触于位线结构18两侧以及接触插塞于栅极结构20两侧。详细来说，在本实施例中，对导电层46所进行的第一光刻暨蚀刻制作工艺可先形成多个用来进行图案转移的材料层于存储单元区14与周边区16，例如可依序形成一有机介电层(organicdielectriclayer,ODL)48、一含硅硬掩模与抗反射(silicon-containinghardmaskbottomanti-reflectivecoating,SHB)层50以及一图案化光致抗蚀剂52于导电层46上。请继续参照图5至图7，图5为接续图4的上视图，图6的左半部分为图5中沿着切线PP'的剖面示意图，图6的右半部分则为图5中沿着切线QQ'的剖面示意图，图7的左半部分为图5中沿着切线CC'的剖面示意图，图7的右半部分则为图5中沿着切线DD'的剖面示意图。如图5至图7所示，然后利用图案化光致抗蚀剂52为掩模去除部分含硅硬掩模与抗反射层50、部分有机介电层48以及部分导电层46，以于位线结构18两侧形成存储节点接触54以及于栅极结构20两侧接触插塞56。之后再完全去除图案化光致抗蚀剂52、含硅硬掩模与抗反射层50以及有机介电层48。值得注意的是，本实施例所揭露的位线结构18较佳沿着一第一方向，例如X方向设于存储单元区14上，而前述所进行的第一光刻暨蚀刻制作工艺在存储单元区14的位置较佳沿着同样第一方向去除部分导电层46以于各位线结构18之间形成多个存储节点接触54。换句话说，第一光刻暨蚀刻制作工艺所进行的方向平行于位线结构18延伸的方向。如图8所示，接着全面性形成一第一遮盖层58于存储单元区14与周边区16并覆盖位线结构18与栅极结构20。在本实施例中，第一遮盖层58较佳由氮化硅所构成，但不局限于此，又可依据制作工艺需求选用其他介电材料，例如氮氧化硅或氮碳化硅等。请继续参照图9至图11，其中图9为接续图8的上视图，图10的左半部分为图9沿着切线EE'的剖面示意图，图10的右半部分为图9沿着切线FF'的剖面示意图，图11的左半部分为图9沿着切线GG'的剖面示意图，图本文档来自技高网...

【技术保护点】
1.一种制作半导体元件的方法，包含：提供一基底，该基底具有一存储单元区以及一周边区；形成一位线结构，在该存储单元区以及一栅极结构于该周边区；形成一层间介电层，环绕该位线结构以及该栅极结构；形成一导电层，在该存储单元区以及该周边区；进行一第一光刻暨蚀刻制作工艺，去除部分该导电层，以形成多个存储节点接触于该位线结构两侧以及接触插塞于该栅极结构两侧；形成一第一遮盖层，在该存储单元区及该周边区并覆盖该位线结构以及该栅极结构；以及进行一第二光刻暨蚀刻制作工艺，去除该存储单元区的部分该第一遮盖层。

【技术特征摘要】
1.一种制作半导体元件的方法，包含：提供一基底，该基底具有一存储单元区以及一周边区；形成一位线结构，在该存储单元区以及一栅极结构于该周边区；形成一层间介电层，环绕该位线结构以及该栅极结构；形成一导电层，在该存储单元区以及该周边区；进行一第一光刻暨蚀刻制作工艺，去除部分该导电层，以形成多个存储节点接触于该位线结构两侧以及接触插塞于该栅极结构两侧；形成一第一遮盖层，在该存储单元区及该周边区并覆盖该位线结构以及该栅极结构；以及进行一第二光刻暨蚀刻制作工艺，去除该存储单元区的部分该第一遮盖层。2.如权利要求1所述的方法，其中该位线结构是沿着一第一方向设于该存储单元区上。3.如权利要求2所述的方法，另包含进行该第一光刻暨蚀刻制作工艺，沿着该第一方向去除部分该导电层以形成该多个存储节点接触。4.如权利要求2所述的方法，另包含进行该第二光刻暨蚀刻制作工艺，沿着一第二方向去除部分该第一遮盖层。5.如权利要求4所述的方法，其中该第二方向是垂直该第一方向。6.如权利要求1所述的方法，另包含于进行该第二光刻暨蚀刻制作工艺后去除该位线结构两侧的部分该层间介电层以形成气孔。7.如权利要求1所述的方法，另包含形成一第二遮盖层于该存储单元区及该周边区。8.如权利要求7所述的方法，其中该第一遮盖层及该第二遮盖层...

【专利技术属性】
技术研发人员：张翊菁，张峰溢，李甫哲，陈界得，
申请(专利权)人：联华电子股份有限公司，福建省晋华集成电路有限公司，
类型：发明
国别省市：中国台湾,71