半导体元件及其制作方法技术

本发明专利技术公开一种半导体元件及其制作方法，该制作半导体元件的方法为，首先形成一接触结构于一绝缘层内，其中接触结构包含一下半部设于绝缘层内以及一上半部设于部分下半部上方并延伸覆盖部分绝缘层。接着形成一介电层于下半部及上半部上，去除部分介电层以形成一第一开口暴露出部分上半部及部分下半部，之后再形成一电容于第一开口内并直接接触上半部及下半部。

【技术实现步骤摘要】
半导体元件及其制作方法
本专利技术涉及一种制作半导体元件的方法，尤其是涉及一种制作动态随机存取存储器(DynamicRandomAccessMemory,DRAM)单元内的接触插塞的方法。
技术介绍
随着各种电子产品朝小型化发展的趋势，动态随机存取存储器(DRAM)单元的设计也必须符合高集成度及高密度的要求。对于一具备凹入式栅极结构的DRAM单元而言，由于其可以在相同的半导体基底内获得更长的载流子通道长度，以减少电容结构的漏电情形产生，因此在目前主流发展趋势下，其已逐渐取代仅具备平面栅极结构的DRAM单元。一般来说，具备凹入式栅极结构的DRAM单元会包含一晶体管元件与一电荷贮存装置，以接收来自于位线及字符线的电压信号。然而，受限于制作工艺技术之故，现有具备凹入式栅极结构的DRAM单元仍存在有许多缺陷，还待进一步改良并有效提升相关存储器元件的效能及可靠度。
技术实现思路
为解决上述问题，本专利技术一实施例公开一种制作半导体元件的方法。首先形成一接触结构于一绝缘层内，其中接触结构包含一下半部设于绝缘层内以及一上半部设于部分下半部上方并延伸覆盖部分绝缘层。接着形成一介电层于下半部及上半部上，去除部分介电层以形成一第一开口暴露出部分上半部及部分下半部，之后再形成一电容于第一开口内并直接接触上半部及下半部。本专利技术另一实施例公开一种半导体元件，其主要包含一接触结构于一绝缘层内以及一电容设于该接触结构上。其中接触结构包含一下半部设于该绝缘层内以及一上半部设于部分下半部上方并延伸覆盖部分绝缘层，另外电容则设于下半部与上半部上并直接接触上半部及下半部。本专利技术又一实施例公开一种半导体元件，其主要包含一接触结构设于一绝缘层内以及一电容设于接触结构上。其中接触结构包含一下半部设于绝缘层内及一上半部设于部分下半部上方并延伸覆盖部分绝缘层。电容则包含一主体设于上半部上方以及一延伸部突出于主体下方，另外该延伸部是深入部分上半部内且延伸部下表面直接接触上半部。附图说明图1至图6为本专利技术一实施例制作一半导体元件的方法示意图；图7为本专利技术一实施例的一半导体元件的结构示意图；图8为本专利技术一实施例的一半导体元件的结构示意图；图9为本专利技术一实施例的一半导体元件的结构示意图；图10为本专利技术一实施例的一半导体元件的结构示意图；图11为本专利技术一实施例的一半导体元件的结构示意图；图12为本专利技术一实施例的一半导体元件的结构示意图。主要元件符号说明12绝缘层14位线结构16开口18阻障层20导电层22掩模层24图案化光致抗蚀剂26接触结构28上半部30下半部32氮化硅层34氧化硅层36氮化硅层38掩模层40掩模层42有机介电层44含硅硬掩模与抗反射层46图案化光致抗蚀剂48开口50开口52电容54下电极56电容介电层58上电极60主体62延伸部64倾斜面66倾斜面具体实施方式请参照图1至图6，图1至图6为本专利技术一实施例制作一半导体元件的方法示意图。如图1所示，首先提供一绝缘层12与多个位线结构14设于绝缘层12内，其中绝缘层12与位线结构14可设置于一半导体基底(图未示)上，且位线结构14下方的半导体基底内可设有掺杂区与字符线等DRAM元件。在本实施例中，绝缘层12较佳为一DRAM单元中设于字符线上方的层间介电层，其中绝缘层12可包含单层或多层绝缘材料，例如可包含氧化硅、氮化硅、氮氧化硅或其组合等。然后进行一光刻暨蚀刻制作工艺去除部分绝缘层以形成至少一开口，例如图中的多个开口16，并形成一阻障层18以及一导电层20于绝缘层12上填满开口16。接着依序形成一掩模层22以及一图案化掩模于导电层20上。在本实施例中，阻障层18可包含氮化钛、氮化钽或其组合，导电层20可包含铝、铬、铜、钽、钼、钨或其组合且最佳为钨，掩模层22较佳包含氮化硅，图案化掩模则较佳包含一图案化光致抗蚀剂24。随后如图2所示，利用图案化光致抗蚀剂24为掩模进行至少一蚀刻制作工艺，先去除部分掩模层22、部分导电层20与部分阻障层18，再完全拔除掩模层20以形成一接触结构26。更具体而言，用来形成接触结构26的蚀刻制作工艺可采用多段式蚀刻方式来依序去除部分由氮化硅所构成的掩模层22、部分导电层20以及部分阻障层18，其中所使用的蚀刻气体可依据各材料层的组成而有所不同。举例来说，用来去除部分掩模层22的气体成分可选自由四氟化碳(CF4)、三氟甲烷(CHF3)、二氟甲烷(CH2F2)、氟甲烷(CH3F)或其组合所构成群组，用来去除部分导电层20的气体成分可选自由三氟化氮(NF3)、六氟化硫(SF6)或其组合所构成群组，用来去除部分阻障层18的气体成分可选自由氯气(Cl2)、三氟化氮(NF3)、六氟化硫(SF6)或其组合所构成群组，而最后完全去除剩余掩模层22的气体成分可选自由四氟化碳(CF4)、三氟甲烷(CHF3)、二氟甲烷(CH2F2)、氟甲烷(CH3F)或其组合所构成群组。另外在本实施例中，所形成的接触结构26较佳为DRAM单元中用来当作连接后续电容与掺杂区的存储节点接触垫(storagenodepad)或电容接触垫，其中接触结构26经由上述蚀刻制作工艺后从细部来看较佳包含一下半部30设于绝缘层12内以及一上半部28设于部分下半部30上方并延伸覆盖部分的绝缘层12与部分的位线结构14。接着如图3所示，依序形成多个介电层于接触结构26上。在本实施例中，介电层较佳包含一氮化硅层32、一氧化硅层34、一氮化硅层36、一较佳由非晶硅所构成的掩模层38以及一由氧化物所构成的掩模层40。然后利用光刻暨蚀刻制作工艺对前述多个介电层进行图案转移，例如先依序形成一有机介电层(organicdielectriclayer,ODL)42、一含硅硬掩模与抗反射(silicon-containinghardmaskbottomanti-reflectivecoating,SHB)层44以及一图案化光致抗蚀剂46于掩模层40上。如图4所示，接着利用图案化光致抗蚀剂46为掩模以单次或多次蚀刻方式去除部分含硅硬掩模与抗反射层44、部分有机介电层42、部分掩模层40、部分掩模层38以及部分氮化硅层36以形成开口48，但不暴露氧化硅层34。随后去除剩余的图案化光致抗蚀剂46、含硅硬掩模与抗反射层44、有机介电层42以及掩模层40。如图5所示，然后以剩余的图案化的掩模层38为掩模利用蚀刻去除部分氮化硅层36、部分氧化硅层34以及部分氮化硅层32并暴露出接触结构26的上半部28与下半部30以形成开口50。如同图2中形成接触结构26的方法，本阶段形成开口的蚀刻制作工艺可采用多段式蚀刻方式来依序去除部分氮化硅层36、部分氧化硅层34以及部分氮化硅层32，其中所使用的蚀刻气体可依据各层材料的不同而有所不同。举例来说，用来去除部分氧化硅层34的气体成分可选自由六氟丁二烯(C4F6)、八氟环丁烷(C4F8)或其组合所构成群组，用来去除部分氮化硅层32、36的气体成分可选自由三氟甲烷(CHF3)、二氟甲烷(CH2F2)以及八氟环丁烷(C4F8)所构成群组。接着如图6所示，先去除剩余的掩模层38，再形成一电容52于开口50内直接接触接触结构26。更具体而言，形成电容52的方式可依序沉积一导电层、一介电层以及另一导电层于开口50内，之后再进行一平本文档来自技高网...

【技术保护点】
1.一种制作半导体元件的方法，包含：形成一接触结构于一绝缘层内，该接触结构包含一下半部设于该绝缘层内以及一上半部设于部分该下半部上方并延伸覆盖部分该绝缘层；形成一介电层于该下半部及该上半部上；去除部分该介电层以形成一第一开口暴露出部分该上半部及部分该下半部；形成一电容于该第一开口内并直接接触该上半部及该下半部。

【技术特征摘要】
1.一种制作半导体元件的方法，包含：形成一接触结构于一绝缘层内，该接触结构包含一下半部设于该绝缘层内以及一上半部设于部分该下半部上方并延伸覆盖部分该绝缘层；形成一介电层于该下半部及该上半部上；去除部分该介电层以形成一第一开口暴露出部分该上半部及部分该下半部；形成一电容于该第一开口内并直接接触该上半部及该下半部。2.如权利要求1所述的方法，另包含：形成一第二开口于该绝缘层内；形成一导电层于该绝缘层上并填入该第二开口；以及去除部分该导电层以形成该上半部及该下半部。3.如权利要求2所述的方法，另包含：形成一阻障层于该绝缘层上以及该第二开口内；形成该导电层于该阻障层上；以及进行一第一蚀刻制作工艺去除部分该导电层及部分该阻障层以形成该上半部及该下半部。4.如权利要求3所述的方法，其中该阻障层包含氮化钛。5.如权利要求3所述的方法，其中该下半部一侧的该阻障层是不对称该下半部另一侧的该阻障层。6.如权利要求3所述的方法，其中该下半部一侧的该阻障层包含一字型且该下半部另一侧的该阻障层包含L型。7.如权利要求1所述的方法，其中该上半部包含一一字型且该下半部包含一L型。8.如权利要求1所述的方法，其中该上半部包含一L型且该下半部包含另一L型。9.一种半导体元件，包含：接触结构设于一绝缘层内，该接触结构包含：下半部设于该绝缘层内；以及上半部设于部分该下半部上方并延伸覆盖部分该绝缘层；...

【专利技术属性】
技术研发人员：张峰溢，李甫哲，
申请(专利权)人：联华电子股份有限公司，福建省晋华集成电路有限公司，
类型：发明
国别省市：中国台湾,71