半导体器件制造技术

半导体器件包括：第一模式信号生成电路，其适用于响应于命令来生成第一模式信号，在根据第一MOS晶体管的电流特性确定的第一时段比由第一无源元件确定的第二时段更长的情况下，第一模式信号被使能；以及第二模式信号生成电路，其适用于响应于命令来生成第二模式信号，在由第二无源元件确定的第三时段比根据第二MOS晶体管的电流特性确定的第四时段更长的情况下，第二模式信号被使能。

【技术实现步骤摘要】
半导体器件相关申请的交叉引用本申请要求2017年3月20日向韩国知识产权局提交的申请号为10-2017-0034873的韩国专利申请的优先权，其全部内容通过引用合并于此，如同全文阐述。
本专利技术总体而言涉及一种半导体器件，更具体而言，涉及一种能够增强操作裕度和降低功耗的半导体器件。
技术介绍
基于器件电流的MOS晶体管的性能特性可以分为典型状态、慢状态和快状态。典型状态表示基于器件电流，而被包括在落入性能特征范围内的典型组中的晶体管，为了满足半导体器件性能要求，制造商通常都期望典型状态。慢状态表示与属于典型组的晶体管相比，被包括在具有较差的电流特性的组(即，具有较低器件电流的组)中的晶体管。快状态表示与属于典型组的晶体管相比，被包括在具有较好的电流特性的组(即，具有较大的器件电流的组)中的晶体管。晶体管的工作电流特性(或性能特性)的这种差异可能是由例如工艺变化引起的。众所周知，晶体管的电流特性可以因每个栅电介质层的厚度、宽度/长度、薄层电阻和阈值电压的变化而改变。作为参考，在本说明书中，偏斜可以指示晶体管的特性因工艺变化等的影响而引起的变化。
技术实现思路
各种实施例涉及生成模式信号的半导体器件，所述模式信号包括关于器件上的MOS晶体管的电流特性的信息。在根据本专利技术的实施例中，一种用于确定半导体器件的操作特性的方法可以包括：在器件上形成互连的组件网络，其中组件包括MOS晶体管和无源组件，并且生成模式信号作为网络的输出，其中模式信号提供MOS晶体管的操作特性的直接指示。在一个实施例中，半导体器件可以包括：第一模式信号生成电路，其适用于响应于命令来生成第一模式信号，在根据第一MOS晶体管的电流特性确定的第一时段比由第一无源元件确定的第二时段更长的情况下，第一模式信号被使能；以及第二模式信号生成电路，其适用于响应于所述命令来生成第二模式信号，在由第二无源元件确定的第三时段比根据第二MOS晶体管的电流特性确定的第四时段更长的情况下，所述第二模式信号被使能。在一个实施例中，一种半导体器件可以包括：第一时段信号生成电路，其适用于生成第一时段信号，在从命令生成的时间点到经过了根据第一MOS晶体管的电流特性确定的第一时段的时间点的时段内，所述第一时段信号被使能；第一时段信号延迟电路，其适用于通过将第一时段信号延迟由第一无源元件确定的第二时段，来生成第一延迟时段信号；以及第一重叠时段检测电路，其适用于响应于第一时段信号和第一延迟时段信号来生成第一模式信号。在一个实施例中，一种用于确定半导体器件的操作特性的方法包括：在器件上形成组件的互连网络，其中组件包括MOS晶体管和无源组件，并且生成模式信号作为网络的输出。所述模式信号提供了MOS晶体管的操作特性的直接指示。根据实施例，通过生成关于MOS晶体管的电流特性的信息，可以提高电路性能，可以校正操作裕度的不足，并且可以减少电流消耗。附图说明通过结合所附附图，参照以下具体描述，本专利技术的上述及其它特征和优点将变得显而易见，其中：图1是示出了根据一个实施例的半导体器件的配置的框图。图2是示出了包括在图1所示的半导体器件中的第一模式信号生成电路的配置的框图。图3是示出了包括在图2所示的第一模式信号生成电路中的第一开始脉冲生成电路的电路图。图4是示出了包括在图2所示的第一模式信号生成电路中的第一结束脉冲生成电路的电路图。图5是示出了包括在图2所示的第一模式信号生成电路中的第一时段信号生成电路的电路图。图6是示出了包括在图2所示的第一模式信号生成电路中的第一时段信号延迟电路的电路图。图7是示出了包括在图2所示的第一模式信号生成电路中的第一重叠时段检测电路的电路图。图8是帮助解释图2至图7所示的第一模式信号生成电路的操作的时序图。图9是示出了包括在图1所示的半导体器件中的第二模式信号生成电路的配置的框图。图10是示出了包括在图9所示的第二模式信号生成电路中的第二开始脉冲生成电路的电路图。图11是示出了包括在图9所示的第二模式信号生成电路中的第二结束脉冲生成电路的电路图。图12是示出了包括在图9所示的第二模式信号生成电路中的第二时段信号生成电路的电路图。图13是示出了包括在图9所示的第二模式信号生成电路中的第二时段信号延迟电路的电路图。图14是示出了包括在图9所示的第二模式信号生成电路中的第二重叠时段检测电路的电路图。图15是帮助解释图9至图14所示的第二模式信号生成电路的操作的时序图。图16是示出了包括在图1所示的半导体器件中的第三模式信号生成电路的电路图。图17是示出了应用了图1至图16所示的半导体器件的电子系统的配置的图。具体实施方式在下文中，将参照附图更详细地说明根据本专利技术的实施例。尽管参考本专利技术的多个示例性实施例来描述本专利技术，但是应当理解的是，本领域技术人员可以设计落入本专利技术的精神和范围内的许多其它修改和变化。如图1所示，根据一个实施例的半导体器件可以包括：第一模式信号生成电路1、第二模式信号生成电路2和第三模式信号生成电路3。第一模式信号生成电路1可以响应于命令CMD来生成第一模式信号MODE1。第一模式信号生成电路1可以通过由命令CMD生成第一时段信号PD1(参见图5)和第一延迟时段信号PDd1(参见图6)，来生成第一模式信号MODE1。在从命令CMD生成的时间点起到经过了根据MOS晶体管的电流特性确定的延迟时段的时间点的时段内，第一时段信号PD1可以被使能。可以通过将第一时段信号PD1延迟由无源元件确定的延迟时段来生成第一延迟时段信号PDd1。第一模式信号生成电路1可以生成第一模式信号MODE1，所述第一模式信号MODE1从第一时段信号PD1的使能时段与第一延迟时段信号PDd1的使能时段互相重叠的时间点起被使能。第一时段信号PD1的使能时段可以随着MOS晶体管的电流特性越差(即，以较低的器件电流)而增加。在第一模式信号MODE1被使能的情况下，确认了MOS晶体管的电流特性的慢状态。换言之，当MODE1信号被使能时，其用作指示出半导体器件上的MOS晶体管属于具有比典型组中的晶体管更低的器件电流特性的组。第二模式信号生成电路2可以响应于命令CMD来生成第二模式信号MODE2。第二模式信号生成电路2可以通过由命令CMD生成第二时段信号PD2(参见图12)和第二延迟时段信号PDd2(参见图13)来生成第二模式信号MODE2。从命令CMD生成的时间点起，在由无源元件确定的时段内，第二时段信号PD2可以被使能。可以通过将第二时段信号PD2延迟根据器件上的MOS晶体管的电流特性确定的延迟时段，来生成第二延迟时段信号PDd2。第二模式信号生成电路2可以生成第二模式信号MODE2，所述第二模式信号MODE2从第二时段信号PD2的使能时段与第二延迟时段信号PDd2的使能时段互相重叠的时间点起被使能。随着MOS晶体管的电流特性越好(即，MOS晶体管具有比属于典型组的晶体管更高的器件电流)，第二延迟时段信号PDd2被使能的时间点可以提前。在第二模式信号MODE2被使能的情况下，确认了MOS晶体管的电流特性的快状态。换言之，当MODE2信号被使能时，其用作指示出半导体器件上的MOS晶体管属于具有比典型组中的晶体管更高的器件电流特性的组。第三模式信号生成电路3可以响应于第一模式信号MODE1和第本文档来自技高网...

【技术保护点】
1.一种半导体器件，其包括：第一模式信号生成电路，其适用于响应于命令来生成第一模式信号，在根据第一MOS晶体管的电流特性确定的第一时段比由第一无源元件确定的第二时段更长的情况下，第一模式信号被使能；以及第二模式信号生成电路，其适用于响应于所述命令来生成第二模式信号，在由第二无源元件确定的第三时段比根据第二MOS晶体管的电流特性确定的第四时段更长的情况下，第二模式信号被使能。

【技术特征摘要】
2017.03.20 KR 10-2017-00348731.一种半导体器件，其包括：第一模式信号生成电路，其适用于响应于命令来生成第一模式信号，在根据第一MOS晶体管的电流特性确定的第一时段比由第一无源元件确定的第二时段更长的情况下，第一模式信号被使能；以及第二模式信号生成电路，其适用于响应于所述命令来生成第二模式信号，在由第二无源元件确定的第三时段比根据第二MOS晶体管的电流特性确定的第四时段更长的情况下，第二模式信号被使能。2.根据权利要求1所述的半导体器件，其中，当第一MOS晶体管的电流特性为慢状态时，第一模式信号被使能。3.根据权利要求1所述的半导体器件，其中，所述第一模式信号生成电路通过将命令延迟所述第一时段来生成时段信号，并且通过将所述时段信号延迟所述第二时段来生成延迟时段信号。4.根据权利要求3所述的半导体器件，其中，所述第一模式信号生成电路生成第一模式信号，所述第一模式信号与所述时段信号和所述延迟时段信号的使能时段相互重叠的时间点同步地被使能。5.根据权利要求1所述的半导体器件，其中，所述第一模式信号生成电路包括：时段信号生成电路，其适用于生成时段信号，所述时段信号在从命令生成的时间点到经过第一时段的时间点的时段内被使能；时段信号延迟电路，其适用于通过将时段信号延迟第二时段来生成延迟时段信号；以及重叠时段检测电路，其适用于响应于时段信号和延迟时段信号来生成第一模式信号。6.根据权利要求5所述的半导体器件，其中，所述时段信号生成电路响应于开始脉冲和结束脉冲来生成时段信号，并且所述结束脉冲是通过经由包括第一MOS晶体管的反相器链来延迟命令而生成的。7.根据权利要求5所述的半导体器件，其中，所述第二时段是根据由电阻器的电阻值及电容器的电容确定的延迟值而确定的。8.根据权利要求1所述的半导体器件，其中，当所述第二MOS晶体管的电流特性为快速状态时，所述第二模式信号被使能。9.根据权利要求1所述的半导体器件，其中，所述第二模式信号生成电路通过将命令延迟第三时段来生成时段信号，通过将时段信号延迟第四时段来生成延迟时段信号，以及生成第二模式信号，所述第二模式信号与时段信号和延迟时段信号的使能时段互相重叠的时间点同步地被使能。10.根据权利要求1所述的半导体器件，其中，所述第二模式信号生成电路包括：时段信号生成电路，其适用于生成时段信号，所述时段信号在从命令生成的时间点到经过第...

【专利技术属性】
技术研发人员：金庚焕，李东郁，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR