【技术实现步骤摘要】
半导体器件及其制作方法
本专利技术涉及半导体
,尤其涉及一种半导体器件及其制作方法。
技术介绍
在DRAM(DynamicRandomAccessMemory,动态随机存取存储器)工艺结构中,最小存储单元是一个晶体管和一个存储电容组成,如图1所示,当所选择的WL(wordline,字线)线路是导通时,晶体管MOSFET(metallicoxidesemiconductorfieldeffecttransistor,金属氧化物半导体场效应晶体管)导通,即可从BL(Bitline,位线)线路上读取存储在电容器上的位信息,即读取讯号。在DRAM工艺技术发展上,存储单元通过达到最大的集成密度来降低生产成本及提高存储器单元操作速度,在制作存储单元的过程中MOSFET通常会使用沟槽型结构设计。如图2所示,MOSFET从下至上包括:P型硅衬底部110、深N型阱层120、N型阱区130、绝缘隔绝区140、P型阱层150、Gate生长绝缘氧化层160、Gate金属层170、N型重掺杂区180和字线金属层190;其中,N型重掺杂区180包括漏极区域181和源极区域182。字线金属层190深入沟槽内与P型阱150接触部分的通道长度A将决定MOSFET操作电压的大小及导通电流的大小,进而主宰器件的操作速度。过去,通常藉由N型重掺杂区180的扩散加深来减少通道长度,用于增加导通电流大小及操作速度。但是,在相同的闸极电压操作下,当通道长度越短时靠近绝缘隔绝区140的cell端附近的电场越强,进使得漏电流增加(如图2所示的电子漏电流于硅基板的路径B),减少通道电容器上的电荷量,使 ...
【技术保护点】
1.一种半导体器件的制作方法,其特征在于,包括:提供基板,所述基板具有多个有源区,以及设置在所述有源区之间的晶体管隔离结构,以隔离所述有源区,所述有源区包括P型阱层;通过离子注入法先后植入锗离子和N型掺杂离子于所述基板的所述P型阱层的表层并沿所述基板的厚度方向延伸,形成N型轻掺杂层;刻蚀所述基板穿过所述N型轻掺杂层以及刻蚀部分所述P型阱层形成字线沟槽,在所述字线沟槽与所述晶体管隔离结构之间的N型轻掺杂层为源极区域,以及在相邻的阵列场效应晶体管的所述字线沟槽之间的N型轻掺杂层为漏极区域;在所述字线沟槽的表面形成栅极绝缘氧化层;沉积金属于所述字线沟槽底部,以形成栅极金属层;沉积介电隔离层于所述字线沟槽内的栅极金属层表面,以覆盖所述基板的上表面;部分刻蚀所述介电隔离层,以露出所述漏极区域的表面;以刻蚀后的所述介电隔离层为屏蔽,通过离子注入法先后植入锗离子和N型掺杂离子于所述漏极区域,并沿所述基板的厚度方向延伸至所述P型阱层的表层中,以使所述N型轻掺杂层在所述漏极区域的厚度大于所述N型轻掺杂层在所述源极区域的厚度。
【技术特征摘要】
1.一种半导体器件的制作方法,其特征在于,包括:提供基板,所述基板具有多个有源区,以及设置在所述有源区之间的晶体管隔离结构,以隔离所述有源区,所述有源区包括P型阱层;通过离子注入法先后植入锗离子和N型掺杂离子于所述基板的所述P型阱层的表层并沿所述基板的厚度方向延伸,形成N型轻掺杂层;刻蚀所述基板穿过所述N型轻掺杂层以及刻蚀部分所述P型阱层形成字线沟槽,在所述字线沟槽与所述晶体管隔离结构之间的N型轻掺杂层为源极区域,以及在相邻的阵列场效应晶体管的所述字线沟槽之间的N型轻掺杂层为漏极区域;在所述字线沟槽的表面形成栅极绝缘氧化层;沉积金属于所述字线沟槽底部,以形成栅极金属层;沉积介电隔离层于所述字线沟槽内的栅极金属层表面,以覆盖所述基板的上表面;部分刻蚀所述介电隔离层,以露出所述漏极区域的表面;以刻蚀后的所述介电隔离层为屏蔽,通过离子注入法先后植入锗离子和N型掺杂离子于所述漏极区域,并沿所述基板的厚度方向延伸至所述P型阱层的表层中,以使所述N型轻掺杂层在所述漏极区域的厚度大于所述N型轻掺杂层在所述源极区域的厚度。2.如权利要求1所述的半导体器件的制作方法,其特征在于,通过离子注入法先后植入锗离子和N型掺杂离子于所述P型阱层的表层并沿所述基板的厚度方向延伸,形成N型轻掺杂层,包括:通过离子注入法以第一能量植入锗离子于所述P型阱层的表层并沿所述基板的厚度方向延伸,形成具有第一深度的锗离子植入区;以及通过离子注入法以第二能量植入N型掺杂离子于具有所述第一深度的锗离子植入区,形成具有第二深度的N型掺杂离子植入区;其中,所述第一能量大于所述第二能量,且所述第一深度大于所述第二深度。3.如权利要求2所述的半导体器件的制作方法,其特征在于,所述基板为P型硅衬底;以及形成所述栅极绝缘氧化层的步骤包括:通过高温制程,在所述字线沟槽表面形成所述栅极绝缘氧化层,以及注入有所述锗离子的所述N型轻掺杂层中的硅材料被转化为锗化硅材料。4.如权利要求3所述的半导体器件的制作方法,其特征在于,N型掺杂离子包括磷离子和砷离子。5.如权利要求4所述的半导体器件的制作方法,其特征在于,通过离子注入法先后植入锗离子和N型掺杂离子于所述漏极区域的步骤,包括:通过离子注入法以第三能量植入锗离子和磷离子于所述漏极区域,并沿基板的厚度方向延伸至所述P型阱层的表层中,形成具有第三深度的锗离子磷离子植入区;其中,所述第三深度大于所述第一深度,所述第三能量大于所述第一能量;通过离子注入法以第四能量植入具有第一浓度的砷离子于锗离子磷离子植入区,形成具有第四深度的砷离子植入区;其中,所述第四能量小于所述第三能量,所述第四深度小于所述第三深度。6.如权利要求5所述的半导体器件的制作方法,其特征在于,在形成具有第...
【专利技术属性】
技术研发人员:蔡宗叡,
申请(专利权)人:睿力集成电路有限公司,
类型:发明
国别省市:安徽,34
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。