半导体芯片、半导体晶圆及制造方法技术

本发明专利技术提供了一种半导体芯片、半导体晶圆及制造方法，所述半导体芯片包括基底、基于基底一侧制作的半导体层、以及从基底另一侧开设的至少一应力槽。通过在基底的一侧开设至少一应力槽，在半导体芯片的制造过程中，芯片中产生的应力可以通过应力槽得到减小、缓冲或者释放，避免由于应力的变化导致芯片产生裂纹、崩边、翘曲、变形或者其他缺陷，减少碎片率，提高半导体芯片上器件或电路的良率，节约生产成本。

Semiconductor chip, semiconductor wafer and manufacturing method thereof

The present invention provides a semiconductor chip, semiconductor wafer and manufacturing method of the semiconductor chip comprises a substrate, a semiconductor layer and the substrate side and the other side is made from the base set up at least one stress groove based on. Through the creation of at least a stress groove on one side of a substrate, in the manufacturing process of the semiconductor chip, the chip in the stress generated by the stress can be reduced, or the release of the buffer tank, avoid the stress changes in chip crack, edge breakage, warping, or other defects, reduce the fragmentation rate, improvement of semiconductor chip device or circuit yield, saving the cost of production.

【技术实现步骤摘要】

本专利技术涉及微电子、半导体制造方法领域，具体而言，涉及半导体芯片、半导体晶圆及制造方法。
技术介绍
在半导体晶圆正面上制作完成功能器件后，为了实现或达到更好的器件性能，可能还会在半导体晶圆的背面上进行减薄、通孔刻蚀、背面金属化等工艺，之后通过划片和裂片等工艺，把半导体晶圆上的功能器件分隔成多颗独立的半导体芯片。为了将单颗半导体芯片应用于电路板上，一般还会将单颗半导体芯片固定于封装管壳的装配板上对其进行封装，然后使用在电路中。芯片中的应力变化会伴随在半导体晶圆和芯片的制造、使用过程中，芯片中的应力如果处理不当，就会导致诸多问题，比如：半导体晶圆的翘曲，半导体晶圆的裂纹或破碎，导致器件良率的下降，使半导体器件受到损伤甚至失效，还会在芯片中产生裂纹或其他缺陷，产生影响器件性能的正常发挥或导致芯片损毁等问题。
技术实现思路
有鉴于此，本专利技术提供了一种半导体芯片，能够解决芯片制造过程中中产生的应力变化导致的缺陷问题。本专利技术提供的技术方案如下：一种半导体芯片，所述半导体芯片包括基底、基于所述基底一侧制作 的半导体层、以及从所述基底另一侧开设的至少一应力槽。优选地，所述基底包括衬底片以及设置于该衬底片上的外延层，所述半导体层制作于所述外延层上，所述应力槽位于所述衬底片中且所述应力槽的深度小于或等于该衬底片的厚度。优选地，所述基底包括衬底片以及设置于该衬底片上的外延层，所述半导体层制作于所述外延层上，所述应力槽贯穿该衬底片并延伸到外延层，所述应力槽的深度大于所述衬底片的厚度且小于或等于衬底片和外延层的厚度之和。优选地，所述基底包括衬底片以及设置于该衬底片上的外延层，所述半导体层制作于所述外延层上，所述应力槽贯穿该衬底片并延伸到外延层，所述应力槽的深度大于所述衬底片的厚度且小于或等于衬底片和外延层的厚度之和。优选地，所述应力槽贯穿所述基底并延伸到所述半导体层或贯穿所述半导体层。优选地，所述应力槽在所述半导体芯片上排成一行或多行。优选地，所述应力槽为孔或沟道。优选地，所述应力槽靠近所述半导体芯片的边缘。优选地，所述应力槽的侧壁与所述衬底片平面的夹角小于、等于或大于90度。优选地，所述半导体层上开设有位于所述半导体芯片一侧的通孔，所述应力槽位于所述半导体芯片上与所述通孔相对的另一侧。优选地，所述应力槽的形状为圆形、椭圆形、月牙形、圆弧形或其组合。本专利技术还提供了一种半导体晶圆，包括相互间隔设置的多个上述半导体芯片。本专利技术还提供了一种半导体芯片的制造方法，该方法包括：基于一基底制作半导体层；及从所述基底远离所述半导体层的一侧开设至少一应力槽。进一步地，所述基底包括衬底片，该方法在开设所述应力槽之前或之后还包括：对所述衬底片减薄的步骤。进一步地，该方法还包括：在所述应力槽中填充导热材料和弹性材料中的至少一种。在本专利技术中，通过在基底的一侧开设至少一应力槽，在半导体芯片的制造过程中，半导体芯片中产生的应力可以通过应力槽得到减小、缓冲或者释放，避免由于应力的变化导致半导体芯片产生裂纹、崩边、翘曲、变形或者其他缺陷，减少半导体芯片的碎片率，提高半导体芯片上器件或电路的良率，节约生产成本。为使本专利技术的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。附图说明为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本专利技术的某些实施例，因此不应被看作是对范围的限定，对于本领域普 通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。图1示出了本专利技术较佳实施例所提供的半导体芯片的立体结构示意图。图2a示出了本专利技术较佳实施例所提供的半导体晶圆的平面示意图。图2b示出了本专利技术较佳实施例所提供的半导体晶圆的另一种平面示意图。图3为图1所示的半导体芯片的剖面结构示意图。图4为图1所示的半导体芯片的另一种剖面结构示意图。图5a至5k是本专利技术较佳实施例中所述半导体芯片上不同形状的应力槽的示意图。图6至图9示出了本专利技术较佳实施例中所述半导体芯片上不同深度的应力槽的示意图。图10示出了本专利技术较佳实施例中所述半导体芯片上的应力槽与基底一表面的角度关系示意图。图11示出了本专利技术较佳实施例中所述半导体芯片上的应力槽与开设通孔的位置示意图。图12是本专利技术较佳实施例中半导体芯片的制造方法的工艺流程示意图。其中，附图标记汇总如下：半导体芯片100；半导体晶圆200；基底101；半导体层102；应力槽103；通孔104；衬底片1011；外延层1012。具体实施方式下面将结合本专利技术实施例中附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本专利技术实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本专利技术的实施例的详细描述并非旨在限制要求保护的本专利技术的范围，而是仅仅表示本专利技术的选定实施例。基于本专利技术的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本专利技术保护的范围。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。如图1所示，本专利技术较佳实施例提供的一种半导体芯片100包括基底101、基于基底101一侧制作的半导体层102以及从基底另一侧开设的至少一应力槽103。如图2a所示，本专利技术实施例中，所述半导体芯片100位于半导体晶圆200中，该半导体晶圆200包括多个间隔设置的所述半导 体芯片100。图2a中的半导体晶圆200在相邻的半导体芯片100之间设置了划片道。如图2b所示，半导体晶圆200上的半导体芯片100还可以不设置划片道，可以充分利用半导体晶圆200的面积。本实施例中，所述基底101可以包括衬底片1011和设置于衬底片1011上的外延层1012，半导体层102制作于外延层1012上。半导体层102位于外延层1012远离衬底片1011的一侧，应力槽103从衬底片1011远离外延侧的一侧开设。在本申请的一种实施方式中，应力槽103开设在衬底片1011中，并且，应力槽103的深度小于或等于衬底片1011的厚度，即应力槽103全部位于衬底片1011中。例如图3所示，应力槽103的深度小于衬底片1011的厚度。又如图4所示，应力槽103的深度也可以等于衬底片1011的厚度。如图5a至图5g所示，本申请实施例中的应力槽103可以是孔，也可以是沟道。在一个半导体芯片100中的应力槽103的数量可以设置多个，并且应力槽103的形状可以相同，也可以不同。应力槽103的形状可以是圆形、椭圆形、月牙形或者圆弧形，也可以是矩形等。如图5h所示，应力槽在半导体芯片上的分布可以对称分布，也可以呈不对称分布。如图5i和图5j所示，一个半导体芯片上的应力槽的形状可以是多样的。如图5k所示，半导体芯片上的应力槽可以排列成多行。应力槽103在基底101中的分布可以根据实际情况确定。例如，采用具有圆弧边的应力槽可以分散应力，更利于应力的释放。应力槽103可以分布在靠近半导体芯片100边缘的地方，可以提高半导体芯片100的性能，使半导体芯片100以外的应本文档来自技高网...

【技术保护点】
一种半导体芯片，其特征在于，所述半导体芯片包括基底、基于所述基底一侧制作的半导体层、以及从所述基底另一侧开设的至少一应力槽。

【技术特征摘要】
1.一种半导体芯片，其特征在于，所述半导体芯片包括基底、基于所述基底一侧制作的半导体层、以及从所述基底另一侧开设的至少一应力槽。2.根据权利要求1所述的半导体芯片，其特征在于，所述基底包括衬底片以及设置于该衬底片上的外延层，所述半导体层制作于所述外延层上，所述应力槽位于所述衬底片中且所述应力槽的深度小于或等于该衬底片的厚度。3.根据权利要求1所述的半导体芯片，其特征在于，所述基底包括衬底片以及设置于该衬底片上的外延层，所述半导体层制作于所述外延层上，所述应力槽贯穿该衬底片并延伸到外延层，所述应力槽的深度大于所述衬底片的厚度且小于或等于衬底片和外延层的厚度之和。4.根据权利要求1所述的半导体芯片，其特征在于，所述应力槽贯穿所述基底并延伸到所述半导体层或贯穿所述半导体层。5.根据权利要求1所述的半导体芯片，其特征在于，所述应力槽在所述半导体芯片上排成一行或多行。6.根据权利要求1所述的半导体芯片，其特征在于，所述应力槽为孔或沟道。7.根据权利要求1所述的半导体芯片，其特征在于，所述应力槽靠近所述半导体芯片的边缘。8.根据权利要求1所述的半导体芯片，其特征在于，所述应力槽的...

【专利技术属性】
技术研发人员：裴风丽，
申请(专利权)人：苏州能讯高能半导体有限公司，
类型：发明
国别省市：江苏;32