形成器件下互连结构的方法技术

描述了形成器件下微电子互连结构的方法。这些方法和结构可以包括：在第一衬底中形成器件层，在第二衬底中形成至少一个布线层，并且随后耦合第一衬底与第二衬底，其中，将第一衬底接合到第二衬底。

【技术实现步骤摘要】
【国外来华专利技术】【专利说明】
技术介绍
随着微电子封装技术推进较高的处理器性能，器件的尺寸持续缩小。器件内的互连布线已经成为了在设计具体单元版图设计的构成块或单元方面的限制因素。最终的单元尺寸被限制的一种方法是通过对互连布线的设计/放置进行限制来实施的。【附图说明】虽然说明书以具体指出并明显要求某些实施例的权利要求结束，但当结合附图阅读时，可以从本专利技术的以下描述中更容易地确定这些实施例的优点，在附图中:图1a-1f表示根据各个实施例的结构的横截面视图。图2a_2b表不根据实施例的结构的横截面视图。图3表示根据实施例的结构的横截面视图。图4表不根据实施例的结构的横截面视图。图5表示根据实施例的系统的示意图。【具体实施方式】在下面的详细描述中参照了附图，这些附图以说明的方式示出了可以实施方法和结构的具体实施例。充分详细地描述了这些实施例，以使得本领域技术人员能够实施这些实施例。要理解的是，尽管各个实施例不同，但它们不必互相排除。例如，在不脱离实施例的精神和范围的情况下，本文结合一个实施例所描述的具体特征、结构或特性可以在其它实施例中实现。此外，要理解的是，在不脱离实施例的精神和范围的情况下，可以对每个所公开的实施例内的独立元素的位置和布置进行修改。因此，下面的详细描述并不是在限制性意义上进行理解，并且实施例的范围仅仅由适当地进行解释的所附权利要求以及权利要求所赋予的等同方式的全部范围来定义。在附图中，贯穿数个视图，类似的标记可以指代相同或相似的功能部件。描述了形成并利用微电子结构(例如器件下互连结构)的方法以及相关联的结构。这些方法/结构可以包括在第一衬底中形成器件层，在第二衬底中形成至少一个布线层，并且随后将第一衬底与第二衬底耦合，其中，将第一衬底接合到第二衬底。本文所公开的各个实施例的结构实现了微电子器件单元版图的单元尺寸的减小。图1a-图1d示出了形成微电子结构的实施例的横截面视图，所述微电子结构例如是具有互连结构(例如在器件层下方设置布线层)的器件。在实施例中，器件100 (可以包括微电子管芯和/或3D单片管芯)例如可以包括第一部分102和第二部分106。第一部分102可以包括布线层/互连结构101，并且通常可以包括电源布线结构。在实施例中，第一部分102可以不包括多层晶体管106。在实施例中，第一部分102可以包括电容器和电感器。第二部分106可以包括诸如晶体管、电阻器和电容器之类的电路元件。第二部分106例如可以包括层间介电材料115、113和金属层(例如，金属层109、111)。在实施例中，第二层106可以包括器件层。在实施例中，封装基板可以耦合到器件100。在实施例中，热沉可以耦合到器件。可以由中间部分104将器件100的第一部分102和第二部分106彼此间隔开。在实施例中，中间部分104可以包括接合层，例如包括氧化物到氧化物、金属到金属和硅到硅接合区域的区域。在实施例中，中间部分104可以包括两层，已经对这两层进行了层转移以变成接合在一起。在实施例中，第二部分106可以包括再结晶部分，并可以包括阿尔法硅材料。在实施例中，第一部分102可以包括单晶硅材料或其它单晶半导体材料。在实施例中，相比于设置在第二部分106中的布线，第一部分102可以包括用于长距离配线资源的至少一条较宽信号布线以及较低的RC。在实施例中，第二部分106可以包括比第一部分102的高度低的高度。在实施例中，互连结构101可以包括电源互连结构、地互连结构和信号互连结构中的至少一个互连结构101。在实施例中，第二部分106可以包括阿尔法硅材料，并且第二部分102可以包括非阿尔法硅材料。在实施例中，第二部分106可以包括电路元件。在实施例中，第一部分102可以包括在大约30微米到大约750微米之间的厚度112，并且第二部分106可以包括大约I微米到大约10微米的厚度110。在实施例中，第二部分包括诸如晶体管、电阻器和电容器之类的电路元件，其中，第一部分102包括在第二部分106下方的电源布线。在实施例中，第一部分102包括不多于一层金属。在实施例中，第一部分102包括电源布线、地布线和I/O布线中的一个。在实施例中，第二部分106的布线比第一部分102的布线薄，并且设置在第一部分102中的布线的厚度提供电力传输。在实施例中，实质上所有的电源和输入/输出(I/O)可以通过设置在第二部分106上的导电凸块互连件来进行传输。在实施例中，可以在第二部分106的顶面上设置I/O凸块124，Vss凸块122和Vcc凸块126 (图lb)。在实施例中，顶面可以包括凸块侧120，在某些情况中其可以包括C4凸块侧。在实施例中，Vss和Vra中的一个可以耦合到设置在第一部分102中的布线层。在实施例中，仅有Vss或Vee中的一个可以被驱动到/导电地耦合到互连结构/布线层101，该互连结构/布线层101被设置在第二部分106下方的第一部分102中，然而Vss或Vee中的另一个并不与布线层耦合。在实施例中，热沉侧121可以被设置为与凸块侧120相对。在另一个实施例中，第二部分106可以包括实质上所有的电源和1/0，这些电源和I/O通过前面的部分106上的导电互连件/凸块来传输。Vss 123和Vcc 125两者可以被驱动到设置在第一部分102中的金属层/布线互连结构123、125或者与金属层/布线互连结构123、125相親合(图1c)。在实施例中，可以在第一部分102中设置mim电容器(在实施例中，其可以包括具有两个电板以及在它们之间的介电材料的平行板电容器)ο还可以在第一部分102中包括电感器，其可以包括螺旋电感器、包括磁性材料的电感器以及通常被设置在器件层102下方的无源材料。在另一个实施例中，I/O和Vcc可以通过第二部分106来传输，第二部分106可以包括封装侧(图1d)。Vss 126可以被驱动到设置在第一部分102中的布线层互连件123或者与布线层互连件123相耦合。Vss(其可以是地Vss)可以通过凸块/互连件129来传输，凸块/互连件129接触接地的热沉130。或者，可以将Vss和V。。互换，并且，热沉130可以随后处于Vee电势而不是地。在另一个实施例中，I/O信号可以通过器件100的一侧上的凸块来传输，并且Vcc和Vss电源可以通过在器件100的另一侧上的凸块来传输(图1e)。例如，I/O凸块124可以被设置在第二部分106上，并且Vcx 126和Vss 122可以被设置在第一部分102上。电力可以通过第一衬底102上的凸块来传输。在另一个实施例中，第一部分102上的凸块可以传输I/O 124、Vss 122和Vcc 126 (图1f)。没有信号能够在与1/0、Vss和V 相对的侧(其可以包括第二部分侧)处进行传输，并且相对侧可以包括热沉。在实施例中，I/O可以通过导电结构133親合到第一部分，并且第二部分106可以包括热沉侧121。图2a_图2b描述了形成包括布线互连结构的器件的方法，所述布线互连结构位于所述器件的下方。在实施例中，第一衬底202可以包括导电互连线201，举例而言，例如布线201。在实施例中，第一衬底202可以包括第一接合层214。在实施例中，第一衬底202可以包括与其形成互连件/布线结构201的任何适当的材料本文档来自技高网...

【技术保护点】
一种形成结构的方法，包括：在第一衬底中形成至少一个布线层；在第二衬底中形成器件层；以及耦合所述第一衬底与所述第二衬底，其中，将所述第一衬底接合到所述第二衬底。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：P·莫罗，D·尼尔森，M·C·韦伯，K·俊，IS·孙，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US