半导体组件及其制造方法技术

本发明专利技术提供一种包括精密且工序缺陷低的穿过布线的制造半导体组件的方法，本发明专利技术的一个实施例的半导体组件制造半导体组件的方法包括如下步骤：准备导电部件的步骤；去除导电部件的一部分而形成平面部和从平面部突出的突出部的步骤；配置导电部件和半导体芯片，并形成密封半导体芯片和导电部件的密封部件的步骤；使导电部件的突出部从密封部件露出而形成穿过布线的步骤；形成将穿过布线和半导体芯片电连接的再布线图案层的步骤；以及形成与再布线图案层电连接的外部连接部件的步骤。

【技术实现步骤摘要】
【国外来华专利技术】【专利摘要】本专利技术提供一种包括精密且工序缺陷低的穿过布线的制造半导体组件的方法，本专利技术的一个实施例的半导体组件制造半导体组件的方法包括如下步骤：准备导电部件的步骤；去除导电部件的一部分而形成平面部和从平面部突出的突出部的步骤；配置导电部件和半导体芯片，并形成密封半导体芯片和导电部件的密封部件的步骤；使导电部件的突出部从密封部件露出而形成穿过布线的步骤；形成将穿过布线和半导体芯片电连接的再布线图案层的步骤；以及形成与再布线图案层电连接的外部连接部件的步骤。【专利说明】
本专利技术的技术思想涉及一种半导体组件，更详细而言，涉及一种包括穿过布线的。
技术介绍
近年来，半导体元件随着工序技术的微细化和功能的多样化，芯片尺寸减小，且伴随输出、输入端子数量的增加，电极焊盘间距逐渐微细化，随着各种功能的融合化的加速化，将各种元件集成于一个封装内的系统级封装技术逐渐兴起。并且，系统级封装技术中，为了将动作间噪音最小化并提高信号速度，逐渐变更为能够维持较短的信号距离的三维层叠技术方式。另一方面，为了应对这种技术的改善要求的同时，为了控制产品价格上升且为了提高生产率、降低制造成本，导入了包括多个半导体芯片的半导体组件。 在现有的封装中层叠多个半导体芯片的情况下，为了相互连接上侧半导体芯片和下侧半导体芯片，通常在形成下侧半导体芯片的扇出式封装之后，在封装模型上通过激光钻头等形成通孔，在所述通孔中填充导电性物质来形成穿过布线。但存在难以精密地形成封装模型上的通孔且难以在所述通孔中致密地填充导电性物质的局限性。
技术实现思路
(一 )要解决的技术问题 本专利技术的技术思想所要完成的技术课题为提供一种包括精密且工序缺陷低的穿过布线的制造半导体组件的方法。 ( 二 )技术方案 用于实现上述技术课题的本专利技术的技术思想的制造半导体组件的方法，其包括如下步骤:准备导电部件的步骤；去除所述导电部件的一部分而形成平面部和从所述平面部突出的突出部的步骤；配置所述导电部件和半导体芯片，并形成密封所述半导体芯片和所述导电部件的密封部件的步骤；使所述导电部件的所述突出部从所述密封部件露出而形成穿过布线的步骤；形成将所述穿过布线和所述半导体芯片电连接的再布线图案层；以及形成与所述再布线图案层电连接的外部连接部件的步骤。 用于解决上述技术课题的本专利技术的技术思想的半导体组件，其包括:穿过布线，利用去除导电部件的一部分而形成的突出部来形成；半导体芯片，位于所述穿过布线之间，并且与所述穿过布线电连接；再布线图案层，位于所述半导体芯片上，并且将所述穿过布线和所述半导体芯片电连接；以及外部连接部件，与所述再布线图案层电连接。 用于实现上述技术课题的本专利技术的技术思想的堆叠式封装，包括:下部半导体组件，其包括下部穿过布线、下部半导体芯片、下部再布线图案层、下部外部连接部件，所述下部穿过布线利用去除第一导电部件的一部分而形成的突出部来形成，所述下部半导体芯片位于所述下部穿过布线之间，并且与所述下部穿过布线电连接，所述下部再布线图案层位于所述下部半导体芯片上，并且将所述下部穿过布线和所述下部半导体芯片电连接，所述下部外部连接部件与所述下部再布线图案层电连接；以及上部半导体组件，其包括上部穿过布线、上部半导体芯片、上部再布线图案层及上部外部连接部件，所述上部穿过布线利用去除第二导电部件的一部分而形成的突出部来形成，所述上部半导体芯片位于所述上部穿过布线之间，并且与所述上部穿过布线电连接，所述上部再布线图案层位于所述上部半导体芯片上，并且将所述上部穿过布线和所述上部半导体芯片电连接，所述上部外部连接部件与所述上部再布线图案层电连接，其中，所述上部半导体组件位于所述下部半导体组件的上侧，所述下部半导体组件的所述下部外部连接部件与所述上部半导体组件的所述上部穿过布线电连接。 (三)有益效果 本专利技术的技术思想的半导体组件，与现有的填充通孔来形成穿过布线的情况相t匕，预先从导电部件形成突出部，利用所述突出部形成穿过布线，因此能够提供精密且工序缺陷低的穿过布线。 并且，不要求用于形成所述穿过布线的在密封部件上进行通孔形成工序和用导电物填充所述通孔的填充工序，因此制造工序变得简单，能够提供产率增加、工序费用减少的效果。 【专利附图】【附图说明】 图1是表示本专利技术的一个实施例的半导体组件的俯视图。 图2是沿着A-A线切割本专利技术的一个实施例的图1的半导体组件的剖视图。 图3至图15是按照工序步骤表示制造本专利技术的一个实施例的图1的半导体组件100的制造方法的剖视图。 图16是表示层叠多个图1的半导体组件的堆叠式封装的剖视图。 图17是表示本专利技术的一个实施例的半导体组件的剖视图。 图18是表示本专利技术的一个实施例的半导体组件的剖视图。 图19是表示本专利技术的一个实施例的半导体组件的俯视图。 图20是沿着B-B线切割本专利技术的一个实施例的图19的半导体组件的剖视图。 图21是沿着C-C线切割本专利技术的一个实施例的图19的半导体组件的剖视图。 【具体实施方式】 以下，参照附图对本专利技术的优选实施例进行详细说明。本专利技术的实施例是为了向该
的技术人员更完整地说明本专利技术的技术思想而提供的，以下实施例可以变更为多种其他方式，本专利技术的技术思想的范围并不限定于以下实施例，而是，这些实施例使本专利技术的公开内容更充实、完整，是为了向本领域技术人员完整地传达本专利技术的技术思想而提供的。如本说明书中所使用的术语“和/或”包括相应列举的项目中任意一个和一个以上的所有组合。相同符号始终意味着相同的要件。并且，附图中的各种要件和区域是概略描绘。因此，本专利技术的技术思想并不受附图中绘出的相对的大小或间隔的限制。 图1是表示本专利技术的一个实施例的半导体组件100的俯视图。图2是沿着A-A线切割本专利技术的一个实施例的图1的半导体组件100的剖视图。 参照图1和图2，半导体组件100包括穿过布线110、半导体芯片120、密封部件130、再布线图案层140及外部连接部件150。 半导体芯片120可以位于中央，穿过布线110位于半导体芯片120的外角。半导体芯片120可以为存储器芯片或逻辑芯片。这种存储器芯片例如可以包括动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、闪存(f lash)、相变化存储器(PRAM)、可变电阻式存储器(ReRAM)、铁电存储器(FeRAM)或非挥发性的磁性随机存储器(MRAM)。这种逻辑芯片可以为控制存储器芯片的控制器。 密封部件130能够密封半导体芯片120。半导体芯片120的半导体芯片焊盘122可以从密封部件130露出。密封部件130可以包括绝缘物，例如可以包括环氧模塑化合物(epoxy mold compound, EMC)。 穿过布线110可以位于穿过密封部件130的位置。穿过布线110能够通过再布线图案层140与半导体芯片120电连接。S卩，穿过布线110能够通过再布线图案144与半导体芯片120的半导体芯片焊盘122电连接。如参照以下的图3至图15所说明，穿过布线110能够利用从导电部件111 (参照图4)形成的突出部113(参照图4)来形成。从密封部件130露出的穿过布线110可以具有与密封部件1本文档来自技高网...

【技术保护点】
一种制造半导体组件的方法，其包括如下步骤：准备导电部件的步骤；去除所述导电部件的一部分而形成平面部和从所述平面部突出的突出部的步骤；配置所述导电部件和半导体芯片，并形成密封所述半导体芯片和所述导电部件的密封部件的步骤；使所述导电部件的所述突出部从所述密封部件露出而形成穿过布线的步骤；形成将所述穿过布线和所述半导体芯片电连接的再布线图案层的步骤；以及形成与所述再布线图案层电连接的外部连接部件的步骤。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：苏赛贤，萧元甄，王传伟，苏孝文，陈浩洋，
申请(专利权)人：NEPES株式会社，
类型：发明
国别省市：韩国;KR