读出电路(1)具备：从电源向第1及第2输入(2、3)供给负载电流的电流负载电路(4)；将第1及第2输入(2、3)的电位放电为接地电平的第1放电电路(6)；将第1及第2输入(2、3)的电位设为等电位的均衡电路(8)；将第1及第2输入(2、3)作为差动输入来接受并输出作为差动输出的第1及第2读出输出(9、10)的差动电路(11)；和将第1及第2读出输出(9、10)的电位放电为接地电平的第2放电电路(13)。
【技术实现步骤摘要】
【国外来华专利技术】【专利摘要】读出电路(1)具备：从电源向第1及第2输入(2、3)供给负载电流的电流负载电路(4)；将第1及第2输入(2、3)的电位放电为接地电平的第1放电电路(6)；将第1及第2输入(2、3)的电位设为等电位的均衡电路(8)；将第1及第2输入(2、3)作为差动输入来接受并输出作为差动输出的第1及第2读出输出(9、10)的差动电路(11)；和将第1及第2读出输出(9、10)的电位放电为接地电平的第2放电电路(13)。【专利说明】读出电路及使用该读出电路的非易失性存储器
本专利技术涉及使用电阻变化元件的非易失性存储器及其读出电路，尤其涉及实现低电压动作及低耗电的技术。
技术介绍
以往，作为非易失性存储器，大多利用使用了浮栅型或MONOS型晶体管的NAND闪速存储器或NOR闪速存储器。近年来，作为下一代的非易失性存储器，STT_MRAM(SpinTransfer Torque Magnetoresistive Random Access Memory)或ReRAM(Resistance RAM)或PRAM (Phase Change RAM)等电阻变化型的非易失性存储器备受关注。针对电阻变化型存储器的数据的改写是通过在电阻变化元件中流过改写电流并使其电阻状态变化而进行的。高电阻状态被称为HRS、低电阻状态被称为LRS。电流单向流过电阻变化元件而使电阻状态变化的构成称为单极型，电流双向流过电阻变化元件、也就是说改变电流流动的方向而使电阻状态变化的构成被称为双极型。再有，针对电阻变化型存储器的数据的读出是通过在电阻变化元件中流过读出用的电流并检测其电阻值而进行的。读出电流被设定得比改写电流还少。电阻变化型存储器与闪速存储器相比，具有以下特征:能够进行高速的改写，且能够进行低电压下的读出动作。为此，近年来活用该特征，例如期待实现IV以下的低电压且低耗电下的读出。读出电路将已被写入电阻变化元件的数据、也就是说电阻变化元件的电阻状态和参考电阻(也可以设为电流或电压)的状态进行比较，由此判定数据的数字值。可是，作为电阻变化型存储器的大课题，可列举:电阻状态(电阻值)根据改写次数而散乱，或电阻状态在时间上产生变动。因而，在读出电路中，即便电阻变化元件的电阻值大幅度散乱的状态、也就是说电阻变化元件的电阻状态如刚刚对存储器单元进行完写入的状态那样对于参考电阻而言是容限充分的状态，即便如快到寿命的状态那样是几乎不存在容限的状态，也要求可正确地判定存储器单元的数字值。作为左右非易失性存储器的数据保持特性的参数，在电阻变化元件及参考电阻双方的电阻值近似的情况下，读出电路是否能高精度且稳定地判定电阻变化元件的电阻值是重要的。对于前述的低电压化的期望来说，读出电路存在如下课题。读出电路通过将存储器单元与参考单元的电阻差分值变换成电流或电压并利用放大器将其放大来判定数字值。读出电路中，随着所供给的电压变成低电压，电阻差分值变小，因此仅仅电阻差分值被变换成电压等的变换值变小，被分配给放大器内部的晶体管的电压下降。由此，放大器的增益下降，双晶体管(pair transistor)的失配也增加，因此读出速度、精度下降。若进一步进行低电压化，则读出电路的误动作增加，最差的情况下读出电路的功能有可能停止。作为使读出电路的动作电压下限律速的电路，考虑使用了基于普通的电流反射镜电路的负载电路和差动晶体管对的差动放大器(跨导(trans-conductance)放大器)。如果将该电路中的晶体管的阈值设为Vth、将用于使晶体管保持饱和状态的漏极电压设为Vds_sat，则用Vth+Vds_sat来表示使电流反射镜电路保持饱和状态所需的电压。再有，由于可用2XVds_sat来表示使差动放大器保持饱和状态所需的电压，故该电路的最低动作电压Vdd_min 成为 Vdd_min = Vth+3XVds_sat。例如若考虑Vth = 600mV、Vds_sat = 200mV的处理工艺，则最低动作电压Vdd_min为1.2V。为了将最低动作电压Vdd_min设为IV以下，需要使Vth更低的处理工艺，进一步降低 Vds_sat。在先技术文献专利文献专利文献I JP特开2009-266325号公报专利文献2 JP特开2005-285161号公报专利文献3 JP特开2003-151282号公报专利文献4:美国专利第6590805号说明书专利文献5:美国专利申请公开第2011/0110142号说明书专利文献6:美国专利申请公开第2011/0116296号说明书专利文献7:美国专利第5422854号说明书专利文献8:美国专利第7495984号说明书
技术实现思路
-专利技术所要解决的技术问题-但是，可以预见:降低Vth会招致漏电流的增加，降低Vds_sat会使双晶体管的失配增大或放大器的分辨率下降。为此，过度地降低这些参数这样的变更并不是上策。再有，如果动作电压过度地成为低电压，则PN结等寄生电容成为位线失配的要因，对读出动作造成的影响增大。因而，需要减小位线的寄生电容。本专利技术所要解决的问题点在于，在阈值附近的低电压下能够执行电路动作，高速且高精度地读出数据。用于解决技术问题的方案本专利技术将以下列举的点作为特征来解决上述课题。第I专利技术的构成的主要特征在于，具备:从电源向非易失性存储器阵列侧所连接的第I及第2输入供给负载电流的电流负载电路；通过基于第I放电信号的控制将第I及第2输入的电位放电为接地电平的第I放电电路；通过基于均衡信号的控制将第I及第2输入的电位短路并设为等电位的均衡电路；将第I及第2输入作为差动输入来接受并输出作为差动输出的第I及第2读出输出的差动电路；和通过基于第2放电信号的控制将第I及第2读出输出的电位放电为接地电平的第2放电电路，对第I输入与接地间的电阻值和第2输入与接地间的电阻值进行比较，从第I读出输出及第2读出输出读出比较结果。第2专利技术的构成的主要特征在于，在第I专利技术的构成中，在读出电路进行读出动作前，第I放电电路依据于第I放电信号，将第I及第2输入固定为接地电平，均衡电路依据于均衡信号将第I及第2输入设定为短路状态，第2放电电路依据于第2放电信号，将第I及第2读出输出固定为接地电平；在读出电路进行读出动作时，第I放电电路依据于第I放电信号，解除第I及第2输入向接地电平的固定，均衡电路在第I放电电路进行的解除后，依据于均衡信号将第I及第2输入的短路状态的设定解除，第2放电电路在均衡电路进行的解除后，依据于第2放电信号来解除第I及第2读出输出向接地电平的固定，根据上述构成，对第I输入与接地间的电阻值和第2输入与接地间的电阻值进行比较，从第I读出输出及第2读出输出读出比较结果。第3专利技术的构成的主要特征在于，是一种将电阻变化型存储器单元的数据与参考单元进行比较而读出的读出电路，具备:存储器单元侧输入，其被连接至电阻变化型存储器单元；参考侧输入，其被连接至参考单元；电流反射镜对，其具有一对P沟道晶体管，一对P沟道晶体管各自的源极与电源连接，一个P沟道晶体管的漏极与一对P沟道晶体管的栅极连接，形成与参考侧输入所连接的反射镜电流输入漏极，另一 P沟道晶体管的漏极形成与存储器单元侧输入连接的反射镜电流输出漏极，第I均衡晶体管，其栅极接受均衡信号，漏极及源本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：富田泰弘，
申请(专利权)人：松下电器产业株式会社，
类型：
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。