一种微电子器件包括第一表面（110、710）、第二表面（120、720）、以及从第一表面延伸至第二表面的通路（130、730）。通路包含通过电绝缘材料（133、1133）彼此隔开的多个导电通道（131、132、231、232）。
【技术实现步骤摘要】
【国外来华专利技术】【专利摘要】一种微电子器件包括第一表面（110、710）、第二表面（120、720）、以及从第一表面延伸至第二表面的通路（130、730）。通路包含通过电绝缘材料（133、1133）彼此隔开的多个导电通道（131、132、231、232）。【专利说明】微电子器件、层叠管芯封装及包含层叠管芯封装的计算系统、制造层叠管芯封装中的多通道通信路径的方法以及实现层叠管芯封装的部件之间的电通信的方法专利
本专利技术的公开实施例一般涉及微电子器件和封装，并且尤其涉及用于这种设备和封装的通孔。专利技术背景消费类电子设备，特别是智能手机、平板，以及被设计成便携式的其他设备，已连续多年经历朝向更小且更薄的形状因素的趋势。该趋势与此类设备的不断增长的复杂度和功能不一致，在不改进制造和封装技术的情况下这将需要扩大的平台和母板空间，以集成CPU、芯片组、存储器、传感器和/或利用多个封装的各种其他功能的设备。已利用各种3D和系统级封装设计技术解决形状因数和空间限制，例如，使用倒装芯片和引线接合解决方案两者的混合一层叠封装、3D层叠封装(可能使用通过下部管芯延伸的通孔)、层叠式封装(POP)器件以及多芯片封装(MCP)。像上面所提到的那些技术已经成为导致朝向更小的设备形状因数的重要垫脚石，但它们确实面临一定的障碍。例如，用于混合一层叠封装中的上层上的器件的输入/输出(I/o)密度(B卩，使用倒装芯片和引线接合解决方案两者的封装)受到引线接合焊垫计数的限制。作为另一实施例，用于硅通孔(TSV)制造的现有技术为效率低且高成本的，至少部分因为在目前的3D层叠封装技术中每个激光打孔步骤仅产生单个TSV通道。【专利附图】【附图说明】通过结合图中附图阅读下面的详细描述，将更好地理解所公开的实施例，其中:图1为根据本专利技术的实施例的微电子器件的截面图；图2为根据本专利技术的实施例的图1的微电子器件的部分的平面图；图3为根据本专利技术的实施例的堆叠管芯封装的截面图；图4为根据本专利技术的实施例的计算系统的示意图；图5为示出了制造根据本专利技术的实施例的微电子器件中的多通道电通信路径的方法的流程图；图6为示出了实现根据本专利技术的实施例的堆叠管芯封装的部件之间的电通信的方法的流程图；图7-9和11每个包括根据本专利技术的实施例的微电子器件在其制造过程中的各个阶段的截面和平面图；以及图10为可与根据本专利技术的实施例的方法结合使用的激光蚀刻掩模的平面图。为了说明的简单和清楚起见，附图示出常规方式的结构，并且可省略公知特征和技术的描述和细节，以免不必要地使对本专利技术的所描述的实施例的讨论模糊。此外，在附图中元件不一定按比例绘制。例如，附图中的一些元件的尺寸可相对于其他元件被夸大，以有助于提高对本专利技术的实施例的理解。可按照理想的方式示出某些图以帮助理解，诸如当结构被示为具有直线、锐角和/或平行的平面等时，在真实世界条件下有可能显著较少对称和有序。不同附图中的相同附图标记表示相同元件，但相似的附图标记不一定表示相似的元件。说明书和附图中的术语“第一”、“第二”、“第三”、“第四”等等(如果有的话)被用于区分相似元件而不一定用于描述特定顺序或时间顺序。应理解，如此使用的术语在适当情况下是可互换的，例如使得本文中所描述的本专利技术的实施例例如能以不同于本文所示出或以其他方式描述的顺序操作。同样，如果本文中描述为包括一系列的步骤的方法，则本文中所呈现的这些步骤的顺序不一定为可执行这些步骤的唯一顺序，并且可能可省略某些所述步骤和/或可能可将本文中未描述的某些其他步骤添加到该方法中。此外，术语“包括”、“包含”、“具有”和它们的任何变型旨在覆盖非排他性的包括，使得包括一列要素的过程、方法、制品或装置不一定限于那些要素，但可包括未明确列出或此类过程、方法、制品或装置固有的其它要素。说明书和权利要求书中的术语“左”、“右”、“前”，“后”，“顶部”、“底部”，“上方”，“下方”等(如果有的话)被用于描述目的而不一定用于描述永久的相对位置，除非另外特别或通过上下文说明。应理解，如此使用的术语在适当情况下是可互换的，使得本文中所描述的本专利技术的实施例例如能以不同于本文所示出或以其他方式描述的其他取向来操作。本文中所使用的术语“耦合”被定义为以电或非电方式直接或间接连接。本文描述为彼此“毗邻”的对象可在物理上彼此接触、或彼此靠近或彼此在相同的一般区域或区域，视短语所使用的上下文的情况而定。本文中所出现的短语“在一个实施例中”不一定指的是相同实施例。附图的详细描述在本专利技术的一个实施例中，微电子器件包括第一表面、第二表面，以及从第一表面延伸到第二表面的通路。通道包含通过电绝缘材料彼此隔开的多个导电通道。如以下进一步所讨论的，这种通路将常常在本文中被称为多通道(MC)硅通孔，或MC-TSV。在许多(如果不是大多数)情况下微电子器件将基于硅，即，硅将组成器件的大部分。在上述提及的通道可适当地被称为硅通孔或TSV的那些情况下，这些术语(“通路”、“硅通孔”和“TSV”)将在本文中互换地使用。在此方面，应当注意，由于在半导体工业中硅的普遍使用，“TSV”和“硅通孔”已成为用于上述类型的任何通路的惯用术语，并且这里在涉及这种通路时将遵循该惯例，不管它们是否由硅形成。在微电子应用中管芯到管芯直接互连主要受到单位面积的通道数量的限制。本专利技术的实施例能够在单个TSV中实现多通道。传统TSV互连提供1:1的通道与TSV之比，然而本专利技术的实施例可提供2:1、3:1、4:1或以上的通道与TSV之比。(更高比例可至少某些程度取决于对激光技术的改进。)本专利技术的实施例使紧凑集成封装系统能够具有用于下一代数字应用(例如，移动因特网设备(MID)、个人数字助理(PDA)、智能手机、平板、数码相机，等等)的高功能关键特性。激光打孔，例如，提供低成本以及更短的单位通道连接的吞吐时间(TPT)。如上所述，本专利技术的实施例涉及其中具有多个导电通道的TSV。在各个实施例中，这种MC-TSV显著增加管芯间(例如，在层叠封装中的上部管芯和下部管芯之间)的互连密度。相应地，各个实施例提供堆叠硅器件和其他多芯片封装中的提高的I/O能力和增加的电路径选择。还可利用本专利技术的实施例既实现更高信地比又实现更短电流返回路径，更高信地比和更短电流返回路径导致更好的信号完整性性能。此外，本专利技术的实施例能够使多个器件集成，因此允许总体微处理器封装和母板形状因数的进一步小型化。例如，根据本专利技术的实施例，CPU、网络通信(netcom)/应用/图形处理器、芯片组、存储器等等可结合到单个紧凑封装中。此外，可通过由本专利技术的实施例所呈现的增加的互连通道密度使直接通信和更短的互连路径成为可能，来提高功能器件之间的通信速度和效率(例如，CPU到芯片组、CPU到存储器，等等)。除实现更大的互连密度之外，由于来自于可用于产生MC - TSV的某些制造方法的效率，本专利技术的实施例的MC - TSV可导致成本节约。例如，与现有方法相比，由于在每个通路中形成两个或多个导电通道，可将给定数量的导电通道所需的(用于产生通路的)激光打孔步骤的数量至少减少到原来的二分之一。现参照附图，图1为根据本专利技术的实施例的微电子器件100的截面图。作为示例，微电子器件100可以为半导体芯片(或“管芯”)或某些其他类型的本文档来自技高网...
【技术保护点】
一种微电子器件，包括：第一表面；第二表面；以及通路，所述通路从所述第一表面延伸至所述第二表面，所述通路包含通过电绝缘材料彼此隔开的多个导电通道。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：B·E·谢，S·佩雷尔曼，K·C·黄，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。