微电子体器件及制造其的方法技术

一种微电子器件包括其中有第一导电路径(111)的第一衬底(110)和在第一衬底上方且其中具有第二导电路径(121)的第二衬底(120)，其中，第一导电路径和第二导电路径电连接到彼此并形成电感器(130)的电流回路(131)的一部分。

【技术实现步骤摘要】
【国外来华专利技术】微电子体器件及制造其的方法
本专利技术的公开实施例一般涉及微电子器件封装，并且更具体地涉及微电子器件封装中的电感回路。
技术介绍
集成电路管芯和其它微电子器件一般密封在封装内，所述封装除其它功能外，使得能够在管芯与插座（socket）、母板或另一下级组件之间进行电连接。由于管芯尺寸缩小和互连密度增大，此类电连接必须被缩放（scale）以便匹配一般在管芯存在的更小间距（pitch）和一般在下级组件存在的更大间距。微电子封装内互连缩放的一种方案是使用多个衬底来处置来自管芯凸点（bump）间距的空间变换，其中，典型的间距值对于系统板级间距可以是150微米(micron或μm)，其中，典型的间距值可以是1000μm，即，1.0毫米(mm)。此多衬底架构要求一个或多个衬底比典型服务器衬底更薄（例如，与800μm芯（core）相比，具有400μm芯），以便保持在最大高度要求内和提供用于高速输入/输出(I/O)信号的解决方案。附图说明通过阅读结合图形中的附图所做出的以下详细描述，将更好地理解公开的实施例，其中：图1是根据本专利技术的一实施例的微电子器件的截面示图；图2是根据本专利技术的一实施例的流程图，其示出制造微电子器件的方法；以及图3是根据本专利技术的一实施例的图1的微电子器件的电流回路的概念化平面示图。为了图示的简明和清晰，图形的图示出构建的一般方式，并且公知特征和技术的描述和细节可被省略以避免不必要地混淆本专利技术的所述实施例的讨论。另外，图形的图中的要素不一定按比例绘制。例如，图中一些要素的尺寸可能相对于其它要素被夸大，以帮助改善对本专利技术不同实施例的理解。不同图中的相同引用标号表示相同要素，而类似引用标号可能但不一定表示类似要素。描述中的和权利要求中的术语“第一”、“第二”、“第三”、“第四”及诸如此类（如果有）用于在类似要素之间进行区分，并且不一定用于描述特定连续或时间顺序。要理解，如此使用的术语在适当情况下可互换，因此，本文中所述的本专利技术的实施例例如能够在与本文中所示或以其它方式所述的那些序列不同的序列中进行操作。类似地，如果方法在本文中描述为包括一系列步骤，则如本文中陈述的此类步骤的顺序不一定是此类步骤可被执行的唯一顺序，并且所述步骤的某个步骤可能可被省略和/或本文中未描述的某些其它步骤可能可被添加到该方法。此外，术语“包括（comprise）”、“包括（include）”、“具有”及其任何变型旨在覆盖非详尽的包含，因此，包括要素的列表的工艺、方法、物品或设备不一定限于那些要素，而是可包括未明确列出的或对于此类工艺、方法、物品或设备所固有的其它要素。描述中的和权利要求中的术语“左”、“右”、“前”、“后”、“顶部”、“底部”、“之上”、“之下”及诸如此类（如果有）用于描述目的，并且不一定用于描述永久性相对位置。要理解的是，如此使用的术语在适当情况下可互换，因此，本文中所述的本专利技术的实施例例如能够在与本文中所示的或以其它方式所述的那些定向不同的其它定向中进行操作。术语“耦合”在本文中使用时定义为在电或非电方式中直接或间接地被连接。本文中描述为“相邻于”彼此的对象在对于其中使用该短语的上下文适当时可处于与彼此的物理接触中、与彼此的紧密接近中或者与彼此在相同的一般区或区域中。本文中短语“在一个实施例中”的出现不一定全部指相同实施例。具体实施方式在本专利技术的一个实施例中，一种微电子器件包括其中具有第一导电路径的第一衬底和第一衬底上方的且其中具有第二导电路径的第二衬底，其中，第一导电路径和第二导电路径电连接到彼此并形成电感器的电流回路的一部分。上面提及的是，提议的多衬底架构要求一个或多个衬底比典型的服务器衬底更薄，以便保持在最大高度要求内和提供用于高速I/O信号的解决方案。用于在后代产品上能够实现完全集成电压调节器(FIVR)的关键组件是微电子封装内包含的电感器。目前，最佳电感器结构使用带有大的镀通孔(PTH)的厚芯衬底，但高速I/O需求要求使用带有更小PTH的更薄衬底芯。成本压力也使趋势驱向更薄衬底芯。然而，使用更薄芯的需要指示电感器中电流回路区域减少，从而导致更低的电感器性能。封装上电感对于能够实现FIVR和将来功率输送架构是至关重要的。本专利技术的实施例通过形成持续通过第一和第二衬底的电感器结构而解决了电感器性能顾虑。此架构有效地增大了电流回路的区域（例如，长度），从而导致更高的电感器性能。换而言之，本专利技术的实施例能够实现电感器线圈与背侧金属之间增大的分隔（z高度），这是在空芯电感器中提高电感器性能的关键参数。本专利技术的实施例因此提出并解决了将来衬底中在功率输送要求与信号完整性要求之间的固有冲突。现在参考图形，图1是根据本专利技术的一实施例的微电子器件100的截面示图。如图1所示，微电子器件100包括其中具有导电路径111的衬底110。衬底110可包括任何适合类型的封装衬底或其它管芯载体。在一个实施例中，衬底110包括多层衬底，含有金属化和介电材料的多个交替层。金属化的每个层包括多个导体（例如，迹线），并且这些导体可包括任何适合的传导材料，例如铜。此外，每个金属层通过介电层与相邻金属层分隔，并且相邻金属层可通过微通路（microvia）或其它传导通路（via）进行电互连。介电层可包括任何适合的绝缘材料（例如，聚合物，包括热塑和热硬化树脂或环氧树脂、陶瓷等），并且金属和介电材料的交替层可建立在介电材料的芯层（或可能是金属芯）上方。作为一示例且如图1所示，导电路径111能够包括电连接衬底110的相邻内部层的一个或多个微通路。此类微通路能够以直线被布置在另一个之上，或者它们能够被交错，使得它们只部分重叠。另一可能的微通路布置是其中微通路根本不重叠、而是通过在它们之间延展的导电迹线来连接的一种布置。作为另一示例，导电路径111能够包括贯穿衬底110的整个广度（extent）伸展的镀通孔或诸如此类。微电子器件100还包括位于衬底110上方并且其中具有导电路径121的衬底120和位于衬底120上方的管芯160。虽然导电路径示为通入管芯160，但其它（未示出的）实施例的对应导电路径可转而在管芯下方通过而不延伸到其中。微电子器件100可还包括管芯侧电容器170和/或另外的组件180，其例如能够是电阻器、电容器、电感器、有源器件、加硬件（stiffener）或诸如此类。在一个实施例中，衬底120具有衬底芯，所述衬底芯具有不大于400μm的厚度。作为一示例，导电路径121能够包括延伸通过衬底120的芯125的镀通孔或诸如此类。导电路径121随后可还包括通过在芯125周围的构造或类似层126的金属迹线或诸如此类。备选的是，衬底120可完全由此类构造或类似层形成，并且可没有芯，在此情况下，衬底120可具有大约200-500μm范围中的总厚度。无论其细节如何，导电路径121和111电连接到彼此并形成电感器130的电流回路131的一部分。在下述图3中平面示图中示出了电流回路131的概念化图示。为了重述本文中更早谈及或在其它方面与当前讨论相关的概念，功率的精确调节是高密度、高性能微电子器件的日益重要的功能。包括FIVR的本地电压调节器是此工作的必要组件；包括电感器的高质量集成无源器件又是运转的电压调节器的重要组件。相应地，电感器130可在管理用于本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2009.11.12 US 12/590,6501.一种微电子器件，包括：第一衬底，其中具有第一导电路径，其中所述第一衬底包括多层衬底，所述多层衬底具有金属化和介电材料的多个交替层，金属化的每个层包括多个导体并且通过介电层与相邻金属层分隔，相邻金属层通过被交错的或者根本不重叠而是通过在它们之间延展的导电迹线来连接的一个或多个微通路进行电互连，其中所述第一导电路径包括所述相邻金属层以及电互连所述相邻金属层的、被交错的或者根本不重叠而是通过在它们之间延展的导电迹线来连接的所述一个或多个微通路；以及第二衬底，在所述第一衬底上方，所述第二衬底其中具有第二导电路径，其中：所述第一导电路径和所述第二导电路径电连接到彼此并形成电感器的电流回路的一部分。2.如权利要求1所述的微电子器件，其中：所述电感器具有电感器芯，所述电感器芯的特征在于不含金属。3.如权利要求1所述的微电子器件，还包括：包含电压调节电路的管芯，其中所述电感器连接到所述电压调节电路。4.如权利要求1所述的微电子器件，其中：所述第二衬底包括衬底芯；以及所述衬底芯的厚度不大于400微米。5.如权利要求1所述的微电子器件，其中：所述第一衬底具有第一表面区域，并包括具有第一间距的互连的第一集合；以及所述第二衬底具有第二表面区域，并包括在其第一表面具有第二间距的互连的第二集合和在其第二表面具有第三间距的互连的第三集合，其中：所述第二衬底使用互连的所述第二集合耦合到所述第一衬底；所述第一间距大于所述第二间距；所述第二间距大于所述第三间距；以及所述第一表面区域大于所述第二表面区域。6.如权利要求5所述的微电子器件，其中：互连的所述第一集合形成所述第一导电路径的部分；以及互连的所述第二集合形成所述第二导电路径的部分。7.一种微电子器件，包括：第一衬底，其中具有第一导电路径，其中所述第一衬底包括多层衬底，所述多层衬底具有金属化和介电材料的多个交替层，金属化的每个层包括多个导体并且通过介电层与相邻金属层分隔，相邻金属层通过被交错的或者根本不重叠而是通过在它们之间延展的导电迹线来连接的一个或多个微通路进行电互连，其中所述第一导电路径包括所述相邻金属层以及电互连所述相邻金属层的、被交错的或者根本不重叠而是通过在它们之间延展的导电迹线来连接的所述一个或多个微通路；第二衬底，在所述第一衬底上方，所述第二衬底其中具有第二导电路径；以及管芯，在所述第二衬底上方，其中：所述第一导电路径和所述第二导电路径电连接到彼此并形成...

【专利技术属性】
技术研发人员：MK罗伊，BM罗伯茨，约翰·S·古泽克，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：