氮化物半导体晶片、氮化物半导体器件和制造氮化物半导体晶片的方法技术

本发明专利技术涉及氮化物半导体晶片、氮化物半导体器件和制造氮化物半导体晶片的方法。一种氮化物半导体晶片包括硅衬底、层叠的多层单元、含硅单元和上层单元。所述硅衬底具有主表面。所述层叠的多层单元在所述主表面上提供。所述层叠的多层单元包括N个缓冲层。所述缓冲层包括第i缓冲层和在所述第i缓冲层上提供的第(i+1)缓冲层。所述第i缓冲层在平行于所述主表面的第一方向上具有第i晶格长度Wi。所述第(i+1)缓冲层在所述第一方向上具有第(i+1)晶格长度W(i+1)。所有所述缓冲层满足关系(W(i+1)-Wi)/Wi≤0.008。所述含硅单元在所述层叠的多层单元上提供。所述上层单元在所述含硅单元上提供。

【技术实现步骤摘要】
相关申请交叉引用本申请基于并主张2012年9月26日提交的编号为2012-212884的日本专利申请的优先权益；该申请的全部内容在此纳入作为参考。
本专利技术一般地涉及氮化物半导体晶片、氮化物半导体器件，以及制造氮化物半导体晶片的方法。
技术介绍
存在其中包括氮化物半导体的半导体层在硅衬底上形成的氮化物半导体晶片。氮化物半导体晶片用于制造例如发光二极管(LED)、高速电子设备或功率器件。氮化物半导体晶片的问题是:由于硅衬底热膨胀系数与半导体层热膨胀系数之间存在差异，因此在制造过程中易于出现开裂。存在一种通过对氮化物半导体层施加压缩应力而抑制开裂出现的方法。但是，对氮化物半导体层施加压缩应力使得难以减少穿透错位。
技术实现思路
根据一个实施例，氮化物半导体晶片包括硅衬底、层叠的多层单元、含硅单元和上层单元。硅衬底具有主表面。层叠的多层单元在主表面上提供。层叠的多层单元包括沿垂直于主表面的层叠方向层叠的N个缓冲层。缓冲层包括氮化物半导体。N不小于2且不大于9。缓冲层包括第i个缓冲层(i是大于等于I且小于N的整数)和在第i缓冲层上提供的第(i+Ι)缓冲层。第i缓冲层在平行于主表面的第一方向上具有第i晶格长度Wi。第(i+1)缓冲层在第一方向上具有第(i+Ι)晶格长度W(i+1)。所有缓冲层满足关系(W(i+1)-Wi)/Wi ^0.008ο含硅单元在层叠的`多层单元上提供并包含硅。上层单元在含硅单元上提供并包括氮化物半导体。根据另一实施例，氮化物半导体器件包括层叠的多层单元、含硅单元、上缓冲层和功能层。层叠的多层单元在硅衬底的主表面上形成。层叠的多层单元包括沿垂直于主表面的层叠方向层叠的N个缓冲层。缓冲层包括氮化物半导体。N不小于2且不大于9。缓冲层包括第i缓冲层(i是大于等于I且小于N的整数)和在第i缓冲层上提供的第(i+Ι)缓冲层。第i缓冲层在平行于主表面的第一方向上具有第i晶格长度Wi。第(i+Ι)缓冲层在第一方向上具有第(i+Ι)晶格长度W(i+1)。所有缓冲层满足关系(W(i+1)-Wi)/Wi< 0.008。含硅单元在层叠的多层单元上提供并包含硅。上缓冲层在含硅单元上提供并包括氮化物半导体。功能层在上缓冲层上提供并包括氮化物半导体。功能层包括包含杂质的含杂质层。含杂质层中的杂质浓度高于上缓冲层中的杂质浓度。根据另一实施例，公开了一种制造氮化物半导体晶片的方法。所述方法可以包括在娃衬底的主表面上形成层叠的多层单兀。层叠的多层单兀包括沿垂直于主表面的层叠方向层叠的N个缓冲层。缓冲层包括氮化物半导体。N不小于2且不大于9。缓冲层包括第i缓冲层(i是大于等于I且小于N的整数)和在第i缓冲层上提供的第(i+Ι)缓冲层。所述第i缓冲层在平行于主表面的第一方向上具有第i晶格长度Wi。第(i+Ι)缓冲层在第一方向上具有第(i+Ι)晶格长度W(i+1)。所有缓冲层满足关系(W(i+1)-Wi)/Wi< 0.008。所述方法可以包括在层叠的多层单元上形成包含硅的含硅单元。此外，所述方法可以包括在含硅单元上形成包括氮化物半导体的上层单元。【附图说明】图1是示出根据第一实施例的氮化物半导体晶片的示意性截面图；图2是示出根据第一实施例的氮化物半导体晶片的特性的倒易晶格空间绘图；图3是示出参考实例的特性的倒易晶格空间绘图；图4A至图4D是示出根据第一实施例的氮化物半导体晶片的一部分的电子显微镜图像；图5是示出根据第一实施例的氮化物半导体晶片的特性的表；图6是示出根据第一实施例的氮化物半导体晶片的特性的图形；图7是示出根据第一实施例的氮化物半导体晶片的特性的表；图8是示出根据第一实施例的氮化物半导体晶片的特性的图形；图9是示出根据第一实施例的氮化物半导体晶片的特性的图形；图10是示出根据第一实施例的氮化物半导体晶片的特性的图形；图11是示出根据第一实施例的备选氮化物半导体晶片的示意性截面图；图12是示出根据第一实施例的备选氮化物半导体晶片的示意性截面图；图13是示出根据第一实施例的备选氮化物半导体晶片的一部分的示意性截面图；图14是示出根据第一实施例的备选氮化物半导体晶片的一部分的示意性截面图；图15是示出根据第一实施例的备选氮化物半导体晶片的特性的图形；图16是示出根据第一实施例的备选氮化物半导体晶片的示意性截面图；图17是示出根据第二实施例的氮化物半导体器件的示意性截面图；图18A到18E是示出根据第三实施例的制造氮化物半导体晶片的方法的顺序示意性截面图；以及图19是示出根据第三实施例的制造氮化物半导体晶片的方法的流程图。【具体实施方式】下面参考附图描述各个实施例。所述附图表示示意或概念。每个部分的厚度与宽度之间的关系，以及每个部分之间的尺寸比率并不一定与现实中完全相同。此外，依赖于附图，相同的部分可能被示出为具有不同的尺寸或比率。在本说明书和附图中，与之前参考较早的附图描述的部件类似的部件以相同的参考标号标示，但对它们的详细描述被适当地省略。(第一实施例)根据实施例的氮化物半导体晶片110用于制造诸如半导体发光器件、半导体光接收器件或电子器件之类的氮化物半导体器件。半导体发光器件例如包括发光二极管(LED)和激光二极管(LD)。半导体光接收器件例如包括光电二极管(PD)。电子器件例如包括高电子迁移率晶体管(HEMT )、异质结双极型晶体管(HBT )、场效应晶体管(FET )和肖特基势垒二极管(SBD)。图1是示出根据第一实施例的氮化物半导体晶片的示意性截面图。如图1所示，根据实施例的氮化物半导体晶片110包括硅衬底40、第一缓冲单元51 (层叠的多层单兀)、含娃单兀55和上层单兀15。娃衬底40具有主表面40a。第一缓冲单兀51在主表面40a上提供。含娃单兀55在第一缓冲单兀51上提供。含娃单兀55包含娃。上层单兀15在含娃单兀55上提供。上层单元15包括氮化物半导体。上层单元15包括第二缓冲单元52(上缓冲层)和功能层IOs中的至少一项。第二缓冲单元52在含硅单元55上提供。第二缓冲单元52包括氮化物半导体。功能层IOs在第二缓冲单元52上提供。功能层IOs包括氮化物半导体。功能层IOs包括包含杂质的含杂质层IL。含杂质层IL中的杂质浓度高于第二缓冲单元52中的杂质浓度。第二缓冲单元52例如可以是非掺杂的。在此,从娃衬底40到功能层IOs的层叠方向被称为Z轴方向。一个垂直于Z轴方向的方向被称为X轴方向。垂直于Z轴方向和X轴方向的方向被称为Y轴方向。在本描述中，术语“层叠”不仅包括相互接触层叠的情况，还包括与插入其中的另一层层叠的情况。术语“在…上提供”不仅包括以直接接触的方式提供的情况，还包括具有在其中插入的另一层的情况。`第一缓冲单元51包括N个缓冲层，从第一缓冲层BFl到第η缓冲层BFn，其中N是大于等于2且小于等于9的整数。即，缓冲层的数量不小于2且不大于9。第一缓冲层BFl具有平行于主表面40a的第一表面BFla。第一缓冲层BFl到第η缓冲层BFn中的第i缓冲层BFi在平行于第一缓冲层BFl的第一表面BFla的第一方向上具有晶格长度Wi,其中i是大于等于I且小于N的整数。例如，第一缓冲层BFl是距离硅衬底40最近的最下缓冲层。第η缓冲层BFn是距离含硅单元55最近的最上缓冲层。本文档来自技高网...

【技术保护点】
一种氮化物半导体晶片，包括：具有主表面的硅衬底；在所述主表面上提供并包括沿垂直于所述主表面的层叠方向层叠的N个缓冲层的层叠的多层单元，所述缓冲层包括氮化物半导体，N不小于2且不大于9，所述缓冲层包括第i缓冲层（i是大于等于1且小于N的整数）和在所述第i缓冲层上提供的第(i+1)缓冲层，所述第i缓冲层在平行于所述主表面的第一方向上具有第i晶格长度Wi，所述第(i+1)缓冲层在所述第一方向上具有第(i+1)晶格长度W(i+1)，以及所有所述缓冲层满足关系(W(i+1)?Wi)/Wi≤0.008；在所述层叠的多层单元上提供并包含硅的含硅单元；以及在所述含硅单元上提供并包括氮化物半导体的上层单元。

【技术特征摘要】
2012.09.26 JP 212884/20121.一种氮化物半导体晶片，包括: 具有主表面的娃衬底； 在所述主表面上提供并包括沿垂直于所述主表面的层叠方向层叠的N个缓冲层的层叠的多层单元，所述缓冲层包括氮化物半导体，N不小于2且不大于9，所述缓冲层包括第i缓冲层(i是大于等于I且小于N的整数)和在所述第i缓冲层上提供的第(i+1)缓冲层，所述第i缓冲层在平行于所述主表面的第一方向上具有第i晶格长度Wi，所述第(i+1)缓冲层在所述第一方向上具有第(i+1)晶格长度W(i+1)，以及所有所述缓冲层满足关系(ff (i+1)-ffi)/Wi ( 0.008 ； 在所述层叠的多层单元上提供并包含硅的含硅单元；以及 在所述含硅单元上提供并包括氮化物半导体的上层单元。2.根据权利要求1的晶片，其中所有所述缓冲层满足关系0.003 ( (W(i+1)-Wi)/Wi。3.根据权利要求1的晶片，其中所述第(i+1)缓冲层与所述第i缓冲层接触。4.根据权利要求1的晶片，其中 所述缓冲层之一具有平行于所述主表面的第一表面， 所述第一表面为c面 ，以及 所述第一方向为a轴方向。5.根据权利要求1的晶片，其中 所述缓冲层包括距离所述硅衬底最近的最下缓冲层，以及距离所述含硅单元最近的最上缓冲层， 所述最下缓冲层包括AlxlGa^1N (0<xl ( I), 所述最上缓冲层包括AlxnGahnN (O ( xn〈xl),以及 在所述最下缓冲层与所述最上缓冲层之间提供的所述第i缓冲层包括AlxiGahiN(xn〈xi〈xl)。6.根据权利要求5的晶片，其中所述第(i+Ι)缓冲层中的Al成分比率低于所述第i缓冲层中的Al成分比率。7.根据权利要求1的晶片，其中所述含硅单元的厚度大于等于0.3个原子层且小于等于2.0个原子层。8.根据权利要求1的晶片，其中所述含硅单元中的硅浓度大于等于6.2X IO19原子/cm3且小于等于4.0X 102°原子/cm3。9.根据权利要求1的晶片，其中 所述上层单元包括 在所述含硅单元上提供并包括氮化物半导体的上缓冲层，以及 在所述上缓冲层上提供并包括氮化物半导体的功能层， 所述功能层包括包含杂质的含杂质层，以及 所述含杂质层中的杂质浓度高于所述上缓冲层中的杂质浓度。10.根据权利要求9的晶片，其中所述上缓冲层包括AlxtlGahtlN(O ^ χ0<1)ο11.根据权利要求9的晶片，其中所述功能层包括 在所述上缓冲层上提供的第一导电类型的第一半导体层， 在所述第一半导体层上提供的发光层，以及在所述发光层上提供的第二导电类型的第二半导体层。12.根据权利要求11的晶片，其中 所述发光层包括多个势垒层和在所述势垒层之间提供的阱层，以及 所述势垒层的带隙能大于所述阱层的带隙能。13.根据权利要求11的晶片，其中 所述功能层进一步包括在所述第一半...

【专利技术属性】
技术研发人员：吉田学史，彦坂年辉，原田佳幸，杉山直治，布上真也，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：