互补双极型反相器制造技术

示例实施例是一种互补晶体管反相器电路。所述电路包括：绝缘体上半导体（SOI）衬底、被制造在所述SOI衬底上的横向PNP双极型晶体管和被制造在所述SOI衬底上的横向NPN双极型晶体管。横向PNP双极型晶体管包括PNP基极、PNP发射极和PNP集电极。横向NPN双极型晶体管包括NPN基极、NPN发射极和NPN集电极。PNP基极、PNP发射极、PNP集电极、NPN基极、NPN发射极和NPN集电极毗邻SOI衬底的掩埋绝缘体。

【技术实现步骤摘要】
【国外来华专利技术】【专利摘要】示例实施例是一种互补晶体管反相器电路。所述电路包括：绝缘体上半导体（SOI）衬底、被制造在所述SOI衬底上的横向PNP双极型晶体管和被制造在所述SOI衬底上的横向NPN双极型晶体管。横向PNP双极型晶体管包括PNP基极、PNP发射极和PNP集电极。横向NPN双极型晶体管包括NPN基极、NPN发射极和NPN集电极。PNP基极、PNP发射极、PNP集电极、NPN基极、NPN发射极和NPN集电极毗邻SOI衬底的掩埋绝缘体。【专利说明】互补双极型反相器
本专利技术涉及半导体电路，更具体地讲，涉及互补双极型反相器电路和制造这种电路的方法。
技术介绍
数字逻辑电路的主流是硅CMOS电路。由于微缩CMOS技术中的功耗和发热增加，理想的是降低CMOS电路的工作电压。然而，由于在低工作电压(即，低于0.5伏)下的信噪比余量差，CMOS性能正在达到极限。在双极型反相器电路中，输出电流与输入电压成指数关系，从而提供比CMOS高得多的跨导和可能的更快的开关速度。然而，传统的垂直双极型晶体管通常不适用于高密度数字逻辑电路，因为由于隔离结构导致它们的封装尺寸大、由于相对大的基极-发射极结区导致它们的寄生电容大、当在饱和模式下偏置即当发射极-基极二极管被正向偏置时相关联的少数载流子电荷存储。
技术实现思路
在一方面，本专利技术提供了一种互补晶体管反相器电路。所述电路包括:绝缘体上半导体(SOI)衬底、被制造在所述SOI衬底上的横向PNP双极型晶体管和被制造在所述SOI衬底上的横向NPN双极型晶体管。横向PNP双极型晶体管包括PNP基极、PNP发射极和PNP集电极。横向NPN双极型晶体管包括NPN基极、NPN发射极和NPN集电极。在另一方面，本专利技术提供了一种制造互补晶体管反相器电路的方法。所述方法包括在绝缘体上半导体衬底上制造横向PNP晶体管。所述横向PNP双极型晶体管包括PNP基极、PNP发射极和PNP集电极。另一个制造步骤在绝缘体上半导体衬底上制造横向NPN晶体管。所述横向NPN双极型晶`体管包括NPN基极、NPN发射极和NPN集电极。接下来，将所述横向PNP晶体管和所述横向NPN晶体管电连接，以形成反相器。将PNP的基极和NPN的基极电连接以形成反相器的输入，将PNP的集电极和NPN的集电极电连接以形成反相器的输出。【专利附图】【附图说明】图1示出本专利技术构思的互补晶体管反相器电路的示例实施例。图2示出在顶部区域和底部区域之间具有中间区域的PNP基极和NPN基极的示例。图3A示出提供绝缘体上娃(SOI)晶圆作为起始衬底。图3B示出形成虚拟栅叠堆。图3C示出使用栅叠堆作为注入掩模执行自对准注入以形成重掺杂的发射极区和集电极区。图3D示出沉积电介质层。图3E示出去除虚拟栅叠堆。图3F示出用多晶硅重新填充栅沟槽。图4A示出提供绝缘体上娃锗(SGOI)作为起始衬底。图4B示出形成虚拟栅叠堆。图4C示出在发射极区和集电极区中凹陷形成SiGe层。图4D示出在发射极区和集电极区中选择性生长外延硅层。图4E示出沉积电介质层。图4F示出去除虚拟栅堆叠。图4G示出用多晶硅重新填充栅。图5示出代表本专利技术构思的用于制造互补晶体管反相器电路的示例方法的流程图。【具体实施方式】参照本专利技术的实施例描述本专利技术。在本专利技术的整个说明书中，参照的是图1至图5。当参照附图时，用类似的参考标号表示所有图中示出的类似结构和元件。图1示出本专利技术构思的互补晶体管反相器电路102的示例实施例。反相器电路102包括绝缘体上半导体(SOI)衬底。在一个特定实施例中，所使用的SOI晶圆具有IOnm至IOOnm之间的硅厚度和20nm至200nm之间的掩埋绝缘体厚度。反相器电路102还包括位于掩埋氧化物层104上的硅层上构造的横向PNP双极型晶体管106和横向NPN双极型晶体管108。掩埋氧化物层104位于未示出的衬底上。横向PNP双极型晶体管106和横向NPN双极型晶体管108可以通过由电介质材料制成的浅绝缘沟槽122而分开。横向PNP双极型晶体管106包括在PNP发射极112和PNP集电极114之间的PNP基极110。PNP基极110是η型半导体区并且PNP发射极112和PNP集电极114是通过PNP基极110分开的重掺杂P型半导体区。如本文中使用的，重掺杂意味着每十万个硅原子引入不止一个掺杂物原子。横向PNP双极型晶体管106还包括毗邻PNP基极110的PNP非本征基极区124。PNP非本征基极区124是重掺杂的η型半导体区。此外，PNP基极、PNP发射极和PNP集电极毗邻SOI掩埋氧化物104。横向NPN双极型晶体管108包括在NPN发射极118和NPN集电极120之间的NPN基极116。NPN基极116是P型半导体区并且NPN发射极118和NPN集电极120是通过NPN基极116分开的重掺杂η型半导体区。横向NPN双极型晶体管108还包括毗邻NPN基极116的NPN非本征基极区126。NPN非本征基极区126是重掺杂的ρ型半导体区。此外，NPN基极116、NPN发射极118和NPN集电极120毗邻SOI掩埋氧化物104。反相器电路102包括与NPN非本征基极区126和PNP非本征基极区124电连接的输入端子128。另外，输出端子130与NPN集电极120和PNP集电极114电连接。由与PNP发射极112电连接的电源电压线VDD和与NPN发射极118电连接的地电压线为反相器电路102供电。可以用硅或硅锗合金制造PNP基极110和NPN基极116。参照图2，PNP基极110和NPN基极116可以包括在顶部区域204和底部区域206之间的中间区域202。基极被构造成使得中间区域202具有比顶部区域204和底部区域206更小的带隙。例如，中间区域由硅锗合金制成并且顶部区域和底部区域由硅制成。至于对在顶部区域204和底部区域206之间具有中间区域202的晶体管基极的详细讨论，读者参照2010年 12月 2 日提交的、名称为“SOI SiGe-BASE LATERAL BIPOLAR JUNCTION TRANSISTOR(SOI SiGe基横向双极型结晶体管)”并且其全部内容以引用方式并入本文的美国专利申请N0.12/958647。参照图3A至图3F，本专利技术的实施方式包括用于制造互补晶体管反相器电路的方法。所述方法包括:在绝缘体上硅衬底上制造横向PNP晶体管；在绝缘体上硅衬底上制造横向NPN晶体管；以及将横向PNP晶体管和横向NPN晶体管电连接，以形成反相器。在图3A中，所述方法包括提供绝缘体上硅(SOI)晶圆作为起始衬底。硅层304位于未示出的衬底上的掩埋氧化物302之上。硅厚度可以是例如在IOnm至IOOnm之间，而掩埋绝缘体厚度在20nm至200nm之间。可以使用浅沟槽隔离来限定有源硅器件区。这个步骤可以包括:去除有源硅器件区之间的硅层；用氧化物填充沟槽并且抛光晶圆，以形成平面表面。在沟槽隔离步骤期间限定至少一个NPN晶体管和PNP晶体管器件区。接下来，使用带掩模的注入步骤将ρ型硅304在NPN器件区中掺杂到大约I X IO18个/cm3至I X 1019/cm3。另一个注入步骤将η型硅在PNP器件区中掺杂至大致相近浓度。接下来，在图3Β中，形成虚拟栅叠堆本文档来自技高网...

【技术保护点】
一种互补晶体管反相器电路，包括：绝缘体上半导体（SOI）衬底；横向PNP双极型晶体管，其被制造在所述SOI衬底上，所述横向PNP双极型晶体管包括PNP基极、PNP发射极和PNP集电极；以及横向NPN双极型晶体管，其被制造在所述SOI衬底上，所述横向NPN双极型晶体管包括NPN基极、NPN发射极和NPN集电极。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：蔡劲，R·H·登纳德，W·E·哈恩斯科，T·H·宁，
申请(专利权)人：国际商业机器公司，
类型：
国别省市：