迟滞电压比较器制造技术

本发明专利技术公开了一种迟滞电压比较器，包括：第一和二PMOS管，两个栅极输入一对差分信号，漏极分别连接第一和二负载MOS管；第三PMOS管和第一NMOS管分别和第一和二负载MOS管的电流呈镜像关系；第三PMOS管和第一NMOS管的漏极连接在一起并作为第一输出端；第一输出端依次连接第一和二CMOS反相器并分别形成第二输出端和第三输出端；第四PMOS开关管连接在第二电流源和第一PMOS管的漏极之间且栅极连接第二输出端；第五PMOS开关管连接在第三电流源和第二PMOS管的漏极之间且栅极连接第三输出端。本发明专利技术能采用开关电路实现阈值电压调节，不仅有利用集成，而且迟滞宽度调节方便，应用方便。

【技术实现步骤摘要】

本专利技术涉及一种半导体集成电路，特别是涉及一种迟滞电压比较器。
技术介绍
电压比较器能对两个电平进行比较并输出高电平或低电平，所以电压比较器一般用于电平检测。单限电压比较器只有一个阈值电压，大于输入电平大于该阈值电压则输出高电平，否则输出低电平。这种单限电压比较器的优点是结构简单，但是如果输入信号的环境中具有较多的噪音时，单限电压比较器的输出会在高低电平之间频繁的跳动，电压检测会出现问题。如图1A所示，是现有单限电压比较器在输入信号具有较多噪声时的输入和输出曲线；单限电压比较器只有一个阈值电压VTRP，输入信号在阈值电压附近时，叠加上噪声信号后会使输出信号频繁跳动。为了消除噪声对输出信号的影响，现有技术一般需要采用到迟滞电压比较器，和单限电压比较器不同，迟滞电压比较器具有两个阈值电压，输出从低电平跳变到高电平的阈值电压和从高电平跳变到低电平的阈值电压不同，二者形成一个迟滞区间，能够避免噪声的影响。如图1B所示，是现有迟滞电压比较器在输入信号具有较多噪声时的输入和输出曲线；可以看出阈值电压VTRP+要大于阈值电压VTRP-，两者的差值要大于噪声的变化范围，故能消除噪声的影响。现有迟滞电压比较器一般通过外部电阻连接形成正反馈来形成两个不同的阈值电压，不利于集成，应用范围受限。
技术实现思路
本专利技术所要解决的技术问题是提供一种迟滞电压比较器，能采用开关电路实现阈值电压调节，不仅有利用集成，而且迟滞宽度调节方便，应用方便。为解决上述技术问题，本专利技术提供的迟滞电压比较器包括：第一PMOS管和第二PMOS管，所述第一PMOS管和所述第二PMOS管的源极连接在一起且和第一电流源连接；所述第一PMOS管和所述第二PMOS管的栅极作为一对差分信号的输入端。所述第一PMOS管的漏极和第一负载MOS管连接，所述第二PMOS管的漏极和第二负载MOS管连接。第三PMOS管和第一NMOS管，所述第三PMOS管和所述第一负载MOS管的电流呈镜像关系，所述第一NMOS管和所述第二负载MOS管的电流呈镜像关系；所述第三PMOS管的漏极和所述第一NMOS管的漏极连接在一起并作为第一输出端，所述第三PMOS管的源极接电源电压，所述第一NMOS管的源极接地。第一CMOS反相器和第二CMOS反相器，所述第一CMOS反相器的输入端连接所述第一输出端，所述第一CMOS反相器的输出端为第二输出端；所述第二CMOS反相器的输入端连接所述第二输出端，所述第二CMOS反相器的输出端为第三输出端。第四PMOS开关管连接在第二电流源和所述第一PMOS管的漏极之间，所述第四PMOS开关管的栅极连接所述第二输出端。第五PMOS开关管连接在第三电流源和所述第二PMOS管的漏极之间，所述第五PMOS开关管的栅极连接所述第三输出端。所述第四PMOS开关管在所述第一输出端输出高电平时打开并增加所述第一负载MOS管的电流并形成正反馈结构，通过调节所述第四PMOS开关管输入到所述第一负载MOS管中的电流调节迟滞电压比较器的输出电压由高变低的第一阈值电压。所述第五PMOS开关管在所述第一输出端输出低电平时打开并增加所述第二负载MOS管的电流并形成正反馈结构，通过调节所述第五PMOS开关管输入到所述第二负载MOS管中的电流调节所述迟滞电压比较器的输出电压由低变高的第二阈值电压。进一步的改进是，所述第一负载MOS管包括第二NMOS管、第三NMOS管和第六PMOS管；所述第二NMOS管的漏极和所述第一PMOS管的漏极连接，所述第二NMOS管的源极接地；所述第三NMOS管的栅极连接所述第二NMOS管的栅极和漏极，所述第三NMOS管的源极接地；所述第六PMOS管的漏极和栅极连接所述第三NMOS管的漏极以及所述第三PMOS管的栅极，所述第六PMOS管的源极接电源电压。进一步的改进是，所述第二负载MOS管包括第四NMOS管，所述第四NMOS管的栅极和漏极连接所述第二PMOS管的漏极以及所述第一NMOS管的栅极，所述第四NMOS管的源极接地。进一步的改进是，所述第二电流源和所述第三电流源为采用同一电流源。本专利技术通过输出信号控制MOS开关管并通过MOS开关管控制输入到对应的差分输入晶体管的负载电流大小，能够形成正反馈并调节迟滞电压比较器的输出电压变化的两个阈值电压大小，并能方便的条件迟滞宽度，本专利技术不需要采用电阻而是采用开关电路就能实现阈值电压调节，不仅有利用集成，而且迟滞宽度调节方便，应用方便以及成本低。附图说明下面结合附图和具体实施方式对本专利技术作进一步详细的说明：图1A是现有单限电压比较器在输入信号具有较多噪声时的输入和输出曲线；图1B是现有迟滞电压比较器在输入信号具有较多噪声时的输入和输出曲线；图2是本专利技术实施例迟滞电压比较器电路图；图3是本专利技术较佳实施例迟滞电压比较器电路图；图4A是本专利技术较佳实施例去除开关调节阈值电压时的输入和输出仿真曲线；图4B是本专利技术较佳实施例的输入和输出仿真曲线。具体实施方式如图2所示，是本专利技术实施例迟滞电压比较器电路图；本专利技术实施例迟滞电压比较器包括：第一PMOS管MP1和第二PMOS管MP2，所述第一PMOS管MP1和所述第二PMOS管MP2的源极连接在一起且和第一电流源I1连接；所述第一PMOS管MP1和所述第二PMOS管MP2的栅极作为一对差分信号Vinn和Vinp的输入端。所述第一PMOS管MP1的漏极和第一负载MOS管1连接，所述第二PMOS管MP2的漏极和第二负载MOS管2连接。第三PMOS管MP3和第一NMOS管MN1，所述第三PMOS管MP3和所述第一负载MOS管1的电流呈镜像关系，所述第一NMOS管MN1和所述第二负载MOS管2的电流呈镜像关系；所述第三PMOS管MP3的漏极和所述第一NMOS管MN1的漏极连接在一起并作为第一输出端Vout1，所述第三PMOS管MP3的源极接电源电压VDD，所述第一NMOS管MN1的源极接地GND。第一CMOS反相器3和第二CMOS反相器4，所述第一CMOS反相器3的输入端连接所述第一输出端Vout1，所述第一CMOS反相器3的输出端为第二输出端Vout2；所述第二CMOS反相器4的输入端连接所述第二输出端Vout2，所述第二CMOS反相器4的输出端为第三输出端Vout3。第四PMOS开关管MP4连接在第二电流源I2和所述第一PMOS管MP1的漏极之间，所述第四PMOS开关管MP4的栅极连接所述第二输出端Vout2。第五PM本文档来自技高网...

【技术保护点】
一种迟滞电压比较器，其特征在于，包括：第一PMOS管和第二PMOS管，所述第一PMOS管和所述第二PMOS管的源极连接在一起且和第一电流源连接；所述第一PMOS管和所述第二PMOS管的栅极作为一对差分信号的输入端；所述第一PMOS管的漏极和第一负载MOS管连接，所述第二PMOS管的漏极和第二负载MOS管连接；第三PMOS管和第一NMOS管，所述第三PMOS管和所述第一负载MOS管的电流呈镜像关系，所述第一NMOS管和所述第二负载MOS管的电流呈镜像关系；所述第三PMOS管的漏极和所述第一NMOS管的漏极连接在一起并作为第一输出端，所述第三PMOS管的源极接电源电压，所述第一NMOS管的源极接地；第一CMOS反相器和第二CMOS反相器，所述第一CMOS反相器的输入端连接所述第一输出端，所述第一CMOS反相器的输出端为第二输出端；所述第二CMOS反相器的输入端连接所述第二输出端，所述第二CMOS反相器的输出端为第三输出端；第四PMOS开关管连接在第二电流源和所述第一PMOS管的漏极之间，所述第四PMOS开关管的栅极连接所述第二输出端；第五PMOS开关管连接在第三电流源和所述第二PMOS管的漏极之间，所述第五PMOS开关管的栅极连接所述第三输出端；所述第四PMOS开关管在所述第一输出端输出高电平时打开并增加所述第一负载MOS管的电流并形成正反馈结构，通过调节所述第四PMOS开关管输入到所述第一负载MOS管中的电流调节迟滞电压比较器的输出电压由高变低的第一阈值电压；所述第五PMOS开关管在所述第一输出端输出低电平时打开并增加所述第二负载MOS管的电流并形成正反馈结构，通过调节所述第五PMOS开关管输入到所述第二负载MOS管中的电流调节所述迟滞电压比较器的输出电压由低变高的第二阈值电压。...

【技术特征摘要】
1.一种迟滞电压比较器，其特征在于，包括：
第一PMOS管和第二PMOS管，所述第一PMOS管和所述第二PMOS管的源极连接在
一起且和第一电流源连接；所述第一PMOS管和所述第二PMOS管的栅极作为一对差分
信号的输入端；
所述第一PMOS管的漏极和第一负载MOS管连接，所述第二PMOS管的漏极和第二
负载MOS管连接；
第三PMOS管和第一NMOS管，所述第三PMOS管和所述第一负载MOS管的电流呈
镜像关系，所述第一NMOS管和所述第二负载MOS管的电流呈镜像关系；所述第三PMOS
管的漏极和所述第一NMOS管的漏极连接在一起并作为第一输出端，所述第三PMOS管
的源极接电源电压，所述第一NMOS管的源极接地；
第一CMOS反相器和第二CMOS反相器，所述第一CMOS反相器的输入端连接所述
第一输出端，所述第一CMOS反相器的输出端为第二输出端；所述第二CMOS反相器的
输入端连接所述第二输出端，所述第二CMOS反相器的输出端为第三输出端；
第四PMOS开关管连接在第二电流源和所述第一PMOS管的漏极之间，所述第四
PMOS开关管的栅极连接所述第二输出端；
第五PMOS开关管连接在第三电流源和所述第二PMOS管的漏极之间，所述第五
PMOS开关管的栅极连接所述第三输出端；
所述第四PMOS开关管在所述第一输出端输出高电平时打开并增...

【专利技术属性】
技术研发人员：肖骏，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31