一种可准确设定迟滞电压的上电启动复位电路制造技术

本发明专利技术提供了一种可准确设定迟滞电压的上电启动复位电路，包括：比较器，电源电压Vdd和基准电压Vref；所述电源电压Vdd通过一分压网络分压后得到电压V0，电压V0连接至比较器的负极输入端；基准电压Vref与电压跟随器X1的输入端连接；所述电压跟随器X1的输出端通过电阻R11得到电压V1；电压V1连接至比较器的正极输入端，并且所述电压V1还通过电阻R12连接至比较器的输出端；所述电压跟随器X1的输出电压和基准电压Vref相等；所述电阻R11和R12的阻值比例设定所述比较器的迟滞。本发明专利技术提供了一种上电复位电路，其可准确设定迟滞电压，从而避免比较器在比较阈值附件出现抖动现象。

【技术实现步骤摘要】

本专利技术涉及一种复位电路，尤其涉及一种上电启动复位电路。
技术介绍
上电复位电路，是电子电路应用领域非常重要的一个电路，它提供一个复位电压，对电路中带有不定态的锁存器进行复位，使之在上电后有一个明确的初始状态。现有的比较接近本方案的技术方案利用比较器输入端上V1和V2的上电的时间差，比较器给出一个脉冲信号作为复位信号。在VDD上升的过程中，有一段时间V1会比V2高，但是VDD稳定后V2比V1高，从而使比较器在VDD上升过程中输出一个脉冲信号。上述技术的缺点是上电复位电路没有迟滞功能，比较器会在比较阈值附近出现抖动现象，从而出现多个复位脉冲。
技术实现思路
本专利技术所要解决的主要技术问题是提供一种上电复位电路，其可准确设定迟滞电压，从而避免比较器在比较阈值附件出现抖动现象。为了解决上述的技术问题，本专利技术提供了一种可准确设定迟滞电压的上电启动复位电路，包括：比较器，电源电压Vdd和基准电压Vref；所述电源电压Vdd通过一分压网络分压后得到电压V0，电压V0连接至比较器的负极输入端；基准电压Vref与电压跟随器X1的输入端连接；所述电压跟随器X1的输出端通过电阻R11得到电压V1；电压V1连接至比较器的正极输入端，并且所述电压V1还通过电阻R12连接至比较器的输出端；所述电压跟随器X1的输出电压和基准电压Vref相等；所述电阻R11和R12的阻值比例设定所述比较器的迟滞。在一较佳实施例中：所述电阻R12的阻值远大于电阻R11的阻值。在一较佳实施例中：所述比较器的输出端连接一充放电延时电路；所述充放电延时电路包括一开关、并联连接的电容C3和电阻R13；所述比较器的输出端输出高电平时，开关闭合，电容C3充电；所述比较器的输出端输出低电平时，开关打开，电容C3通过电阻R13放电。在一较佳实施例中：所述开关还与一迟滞触发器连接。在一较佳实施例中：所述基准电压Vref连接一下拉电路；所述下拉电路包括第一开关管M6和第二开关管M8，所述第一开关管M6的栅极分别与第一开关管M6的漏极、第二开关管N8的漏极连接；所述第一开关管M6的源极与第二开关管M8的栅极连接；所述第二开关管M8的源极通过两级反向器后连接至第三开关管M7的栅极；第三开关管M7的源极与输入电压Vdd连接，漏极与基准电压Vref连接。在一较佳实施例中：所述第一开关管M6、第二开关管M8为NMOS管；第三开关管M7为PMOS管。相较于现有技术，本专利技术的技术方案具备以下有益效果：本专利技术提供的一种可准确设定迟滞电压的上电启动复位电路，通过设定迟滞电压，有效避免了比较器在比较阈值附近出现抖动现象，从而不会出现多个复位脉冲。并且迟滞电压可以准确设定，可以满足一些对复位电压及其迟滞电压精度要求比较高的电路的应用。附图说明图1为本专利技术优选实施例的整体电路图；图2为本专利技术优选实施例中上电复位电路图；图3为本专利技术优选实施例中充放电延时电路图；图4为本专利技术优选实施例中下拉电路图。具体实施方式下文结合附图和具体实施方式对本专利技术做进一步说明。参考图1-2，一种可准确设定迟滞电压的上电启动复位电路，包括：比较器，电源电压Vdd和基准电压Vref；所述电源电压Vdd通过一分压网络分压后得到电压V0；本实施例中，分压网络为串联电阻R8、R9；因此V0＝Vdd*(R9/(R8+R9))。电压V0连接至比较器的负极输入端；基准电压Vref与电压跟随器X1的输入端连接；所述电压跟随器X1的输出端通过电阻R11得到电压V1；电压V1连接至比较器的正极输入端，所述电压跟随器X1的输出电压和基准电压Vref相等；所述电阻R11和R12的阻值比例设定所述比较器的迟滞。所述电压V1还通过电阻R12连接至比较器的输出端；比较器输出的电压PRO_V0作为上电复位电路的复位电压。当电源电压Vdd从0开始上升时(记为t0时刻)，V0随电源电压Vdd逐步上升，而V1在t0时刻的电压可以表示为：V1_t0＝(VDD-Vref)*R11/(R11+R12)+Vref通过设置R11和R12的阻值，使得R12远大于R11，使得V1约等于Vref。因此，在电源电压Vdd从0开始上升时，V1>V0，使比较器输出电平为高电平，当电源电压Vdd上升到一定值时(记为t1时刻)，V0>V1，比较器输出低电平，此时V1_t1＝Vref*R12/(R11+R12)迟滞电压就可以表示为：V1_t0-V1_t1＝VDD*R11/(R11+R12)调整R11和R12的阻值，就可以自由调整迟滞电压值。针对一些电源电压Vdd上升时间比较短，而后续电路需要的复位信号脉宽比较长时，所述比较器的输出端还可以连接一充放电延时电路，如图3所示；所述充放电延时电路包括一开关、并联连接的电容C3和电阻R13；所述比较器的输出端输出高电平时，开关闭合，电容C3充电；所述比较器的输出端输出低电平时，开关打开，电容C3通过电阻R13放电。通过设定电阻R13和电容C3的值，就可以调整复位信号的脉冲宽度。所述开关还与一迟滞触发器连接，可以避免输出信号在比较阈值附近的电平抖动。进一步参考图4，所述基准电压Vref连接一下拉电路；所述下拉电路包括第一开关管M6和第二开关管M8，所述第一开关管M6的栅极分别与第一开关管M6的漏极、第二开关管N8的漏极连接；所述第一开关管M6的源极与第二开关管M8的栅极连接；所述第二开关管M8的源极通过两级反向器后连接至第三开关管M7的栅极；第三开关管M7的源极与输入电压Vdd连接，漏极与基准电压Vref连接。所述第一开关管M6、第二开关管M8为NMOS管；第三开关管M7为PMOS管连接下拉电路后，当电源电压Vdd较低时，第一开关管M6和第二开关管M8未导通，电阻R14上的电压为低，第三开关管M7的栅极电压为低，M7导通将Vref电压上拉到电源电压Vdd。当电源电压Vdd上升到比较高时，M6和M8导通，R14上的电压为高电平，M7的栅极电压也为高电平，M7截止，Vref的电压取决于输入的基准电压。本专利技术并不局限于前述的具体实施方式。上述实施例并不应视为限制本专利技术的范围。本领域的技术人员在阅读并理解了前述详细说明的同时，可以进行修改和变化。具体的保护范围应以权利要求书为准。本文档来自技高网...

【技术保护点】
一种可准确设定迟滞电压的上电启动复位电路，其特征在于包括：比较器，电源电压Vdd和基准电压Vref；所述电源电压Vdd通过一分压网络分压后得到电压V0，电压V0连接至比较器的负极输入端；基准电压Vref与电压跟随器X1的输入端连接；所述电压跟随器X1的输出端通过电阻R11得到电压V1；电压V1连接至比较器的正极输入端，并且所述电压V1还通过电阻R12连接至比较器的输出端；所述电压跟随器X1的输出电压和基准电压Vref相等；所述电阻R11和R12的阻值比例设定所述比较器的迟滞。

【技术特征摘要】
1.一种可准确设定迟滞电压的上电启动复位电路，其特征在于包括：比较器，电源电压Vdd和基准电压Vref；所述电源电压Vdd通过一分压网络分压后得到电压V0，电压V0连接至比较器的负极输入端；基准电压Vref与电压跟随器X1的输入端连接；所述电压跟随器X1的输出端通过电阻R11得到电压V1；电压V1连接至比较器的正极输入端，并且所述电压V1还通过电阻R12连接至比较器的输出端；所述电压跟随器X1的输出电压和基准电压Vref相等；所述电阻R11和R12的阻值比例设定所述比较器的迟滞。2.根据权利要求1所述的一种可准确设定迟滞电压的上电启动复位电路，其特征在于：所述电阻R12的阻值远大于电阻R11的阻值。3.根据权利要求2所述的一种可准确设定迟滞电压的上电启动复位电路，其特征在于：所述比较器的输出端连接一充放电延时电路；所述充放电延时电路包括一开关、并联连接的电容C3和电阻R13；所述比较器的输出...

【专利技术属性】
技术研发人员：林永辉，
申请(专利权)人：厦门优迅高速芯片有限公司，
类型：发明
国别省市：福建;35