用于CMOS的双轴向拉伸应变的Ge沟道制造技术

一种装置，包括：互补金属氧化物半导体(CMOS)反相器，该反相器包括n沟道金属氧化物半导体场效应晶体管(MOSFET)；以及p沟道MOSFET，其中，n沟道MOSFET中的沟道的材料和p沟道MOSFET中的沟道的材料经受双轴向拉伸应变。一种方法，包括：形成n沟道金属氧化物半导体场效应晶体管(MOSFET)；形成p沟道MOSFET；以及连接n沟道MOSFET和p沟道MOSFET的栅极电极，并且连接n沟道MOSFET和p沟道MOSFET的漏极区，其中，n沟道MOSFET中的沟道的材料和p沟道MOSFET中的沟道的材料经受双轴向拉伸应变。

【技术实现步骤摘要】
【国外来华专利技术】
半导体器件。
技术介绍
对于过去的十几年，集成电路中的部件的缩放已经成为了在日益增长的半导体产业背后的驱动力。缩放至越来越小的部件实现了半导体芯片的有限区域(real estate)上增大密度的功能单元。例如，缩小的晶体管尺寸允许在芯片上含有增加数量的存储器件，引起了具有增大容量的产品的制造。然而，对日益增大的容量的推动并不是没有问题的。对每个器件的性能进行优化的必要性变得日益显著。期望增加载流子迁移率(超过硅的载流子迁移率)以继续缩放晶体管器件(包括互补金属氧化物半导体(CMOS)反相器)并产生提高的性能和较低的功率。诸如III-V族化合物半导体材料之类的有前途的材料为n沟道金属氧化物半导体场效应晶体管(MOSFET)提供高的电子迁移率，并且锗基材料为p沟道MOSFET提供高的空穴迁移率。由于III-V族化合物半导体材料与锗材料之间的差异，因此在针对亚-10纳米(nm)节点几何结构的高度缩放的CMOS反相器中，在硅上集成两个独立的系统存在重大挑战。此外，期望包括有缓冲层、栅极叠置体、接触部等等的薄膜叠置体对于III-V族化合物半导体和锗是不同的，锗进一步增加了集成用于经缩放的CM本文档来自技高网...

【技术保护点】
一种装置，包括：互补金属氧化物半导体(CMOS)反相器，所述CMOS反相器包括n沟道金属氧化物半导体场效应晶体管(MOSFET)和p沟道MOSFET，其中，所述n沟道MOSFET中的沟道的材料和所述p沟道MOSFET中的沟道的材料均经受双轴向拉伸应变。

【技术特征摘要】
【国外来华专利技术】1.一种装置，包括：互补金属氧化物半导体(CMOS)反相器，所述CMOS反相器包括n沟道金属氧化物半导体场效应晶体管(MOSFET)和p沟道MOSFET，其中，所述n沟道MOSFET中的沟道的材料和所述p沟道MOSFET中的沟道的材料均经受双轴向拉伸应变。2.根据权利要求1所述的装置，其中，所述n沟道MOSFET中的沟道的材料和所述p沟道MOSFET中的沟道的材料是相同的。3.根据权利要求1所述的装置，其中，所述n沟道MOSFET中的沟道的材料和所述p沟道MOSFET中的沟道的材料均是锗。4.根据权利要求1所述的装置，其中，所述n沟道MOSFET和所述p沟道MOSFET中的每个MOSFET的沟道都被布置在缓冲层上，并且所述缓冲层包括具有比所述n沟道MOSFET中的沟道的材料和所述p沟道MOSFET中的沟道的材料的晶格常数大的晶格常数的材料。5.根据权利要求4所述的装置，其中，所述缓冲层的材料包括III-V族化合物半导体材料。6.根据权利要求4所述的装置，其中，所述n沟道MOSFET和所述p沟道MOSFET是平面晶体管。7.根据权利要求1所述的装置，其中，所述n沟道MOSFET中的沟道的材料和所述p沟道MOSFET中的沟道的材料的晶格常数均小于相应的栅极电极的材料的晶格常数。8.根据权利要求7所述的装置，其中，所述相应的栅极电极具有大于100纳米的长度。9.一种装置，包括：n沟道金属氧化物半导体场效应晶体管(MOSFET)，所述n沟道MOSFET包括栅极电极、源极区、漏极区和沟道；以及p沟道MOSFET，所述p沟道MOSFET包括栅极电极、源极区、漏极区和沟道，其中，所述n沟道MOSFET的栅极电极耦合到所述p沟道MOSFET的栅极电极，并且所述n沟道MOSFET的漏极耦合到所述p沟道MOSFET的漏极，并且其中，所述n沟道MOSFET中的沟道的材料和所述p沟道MOSFET中的沟道的材料是共同的，并且经受双轴向拉伸应变。10.根据权利要求9所述的装置，其中，所述n沟道MOSFET中的沟道和所述p沟道MOSFET中的沟道的共同的材料是锗。11.根据权利要求1所述的装置，其中，所述n沟道MOSFET和所述p沟道MOSFET中的每个MOSFET的沟道都被布置在...

【专利技术属性】
技术研发人员：P·马吉，N·慕克吉，R·皮拉里塞，W·拉赫马迪，R·S·周，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US