本发明专利技术公开了一种基于三态反相器的物理不可克隆函数电路结构及其应用，该电路包括两个相同的交叉耦合三态反相器矩阵，其利用两个三态反相器矩阵制造工艺偏差导致的竞争冒险来产生随机响应值。本发明专利技术提供的新型的低成本的物理不可克隆函数电路结构，适用于可编程逻辑器件和专用数字集成电路，功耗低，安全性高。
【技术实现步骤摘要】
本专利技术涉及信息安全硬件加密
，特别是涉及物理不可克隆函数。
技术介绍
物理不可克隆函数是一种新兴的，利用集成电路制造工艺不可预测的偏差来对其进行加密的技术。对每个芯片来说，工艺偏差都是其独有的并且在相同的激励下能够产生不同的随机序列。物理不可克隆函数能够利用这些独特的加密信息进行加密认证和识别。目前已提出多种物理不可克隆函数的电路结构。例如基于仲裁器的物理不可克隆函数、基于环形振荡器的物理不可克隆函数以及基于随机静态存储器的物理不可克隆函数等。基于仲裁器的物理不可克隆函数是在电路中设置两天完全对称的信号传输路径，通过比较两条路径中信号到达的先后顺序来决定输出的高低电平。基于环形振荡器的物理不可克隆函数是通过比较环形振荡器之间频率的差异来实现响应输出。而基于静态随机存储器的物理不可克隆函数是利用静态随机存储单元在上电时的瞬态特性而建立的物理不可克隆函数结构，是一种低成本的实现技术。一个静态随机存储器单元是由两个交叉耦合的反相器组成。上电后，一个微小的电压差就会使得其输出电压稳定在状态0或者1。但是这种物理不可克隆函数需要后置处理电路来增强其安全性能，增加了系统的复杂性和成本。
技术实现思路
为了克服上述现有技术中的不足，本专利技术提供了一种基于三态反相器的增强型类静态随机存储器物理不可克隆函数，这种新型的物理不可克隆函数结构能够在没有后处理电路的情况下产生足够的激励响应对。本专利技术所采取的技术方案是:一种基于三态反相器的物理不可克隆函数电路结构，它的基本单元包括两个相同的交叉耦合的三态反相器矩阵，它利用两个三态反相器矩阵制造工艺偏差导致的竞争冒险来产生随机响应值，每个矩阵中包含η (η>0)个平行的三态反相器，每个三态反相器的使能端分别为激励组I和激励组II。上述三态反相器，当没有任何激励信号时，电路输出为高阻态。当激励信号中包含一个或多个使能信号时，两个矩阵中的三态反相器便会形成一个高效的静态随机存储器物理不可克隆函数。进一步地，所述的三态反相器单元由两个PM0S和两个NM0S组成。当输入使能信号激励时，三态反相器单元便会随之输出相应的Ι-bit响应。当两个矩阵中分别只有一个三态反相器单元工作时，其工作流程就像基于静态随机存储器的物理不可克隆函数；当两矩阵中分别有两个及以上的三态反相器使能工作时，附加电流会增加响应的唯一性。同时工作的三态反相器数量由使能信号来决定，与传统结构相比这种可重构型结构能够在没有后置处理电路的情况下产生足够的激励响应对。本专利技术具有如下有益效果: (1)与传统的电路结构相比，本专利技术采用两个相同的交叉耦合的三态反相器矩阵，使用了数量最少的门电路来产生一个比特的响应，大大提高了资源的利用率； (2)本专利技术提供的物理不可克隆函数电路结构经过验证，具有较好的唯一性与可靠性，适用于低功耗、低成本的应用； (3)在专用数字集成电路和可编程逻辑器件上的实现表示了本专利技术在不同平台上的实用性和其优越性。【附图说明】以下将结合附图对本专利技术作进一步说明: 图1为本专利技术的基于三态反相器的物理不可克隆函数电路结构； 图2为三态反相器的原理图； 图3为五级三态随机存储器单元的工作过程； 图4为五级三态随机存储器单元的蒙特卡罗仿真结果； 图中，cl 、c2对应为两个交叉耦合三态反相器矩阵钟的三态反相器。【具体实施方式】本专利技术提供一种基于三态反相器的物理不可克隆函数电路结构，为使本专利技术的目的，技术方案及效果更加清楚和明确，参照附图并举实例对本专利技术进一步详细说明。应当理解，此处所描述的具体实施仅用以解释本专利技术，并不用于限定本专利技术。本专利技术提供的这种种基于三态反相器的物理不可克隆函数电路结构的通用结构如图1所示，包括两个相同的交叉耦合三态反相器矩阵，每个矩阵中包含η (η>0)个平行的三态反相器单元，两个三态反相器的使能端分别为激励组I和激励组II。它利用两个三态反相器矩阵制造工艺偏差导致的竞争冒险来产生随机响应值。每个三态反相器单元由两个PM0S和两个NM0S组成，其原理如图2所示，每个三态反相器由两个PM0S和两个NM0S组成，其原理如图2所示:ΡΜ1的源极与电源电压相连，其漏极与ΡΜ2的源极相连；ΡΜ2的漏极与匪1的漏极相连，并与电路的输出端口(Out)相接；而匪2的漏极和源极分别与匪1的源极以及地端相连；PM1和匪2的栅极相连，并与数据输入端口(In)相接；NM1和PM2的栅极分别连接使能信号(En)与其取反的值(/En)，保证了电路在无使能信号时输出呈高阻态，而在有使能信号时将输入信号取反。当没有任何激励信号时，电路输出为高阻态；当激励信号中包含一个或多个使能信号时，两个三态反相器矩阵中的三态反相器便会形成一个高效的静态随机存储器物理不可克隆函数。以一个五级的三态反相器电路结构为例，如图2所示，其包括两个相同的交叉耦合三态反相器矩阵，每个矩阵中包含5个平行的三态反相器，每个三态反相器单元由两个PM0S和两个NM0S组成，每个三态反相器单元的使能端分别为激励组I和激励组II。如果在整个电路中设置128个这样的电路结构，统一输入两组激励信号，分别是激励组一 ，激励组二 ，如图2所示，在反相器矩阵C1中只有Cl和Cl处于使能状态，C1，C1和Cl均处于高阻抗状态。同样的在反相器矩阵C2中的C2和C2处于使能状态，C1，C1和Cl 处于高阻抗状态。于是这四个使能的三态反相器便组成了一个亚稳态环路，相应的1 一bit响应由它们之间的竞争来随机产生。整个电路将会产生128bit的随机响应值，形成了一个高效的静态随机存储器物理不可克隆函数电路结构。在蒙特卡罗仿真中，在图3中可以清晰看到在40ps内电路随机稳定在低电平或者高电平并且在不同激励下产生不同的响应。以上实施例仅为说明本专利技术的技术思想，不能以此限定本专利技术的保护范围，凡是按照本专利技术提出的技术思想，在技术方案基础上所做的任何改动，均落入本专利技术保护范围之内。【主权项】1.一种基于三态反相器的物理不可克隆函数电路结构，其特征在于:该电路包括两个相同的交叉耦合三态反相器矩阵，其利用两个三态反相器矩阵制造工艺偏差导致的竞争冒险来产生随机响应值。2.根据权利要求1所述的一种基于三态反相器的物理不可克隆函数电路结构，其特征在于:每个矩阵中均包含η个平行的三态反相器单元，η为正整数，两个矩阵的使能端分别为激励组I和激励组II。3.根据权利要求2所述的一种基于三态反相器的物理不可克隆函数电路结构，其特征在于:所述的三态反相器单元由两个PMOS和两个NMOS组成。4.一种物理不可克隆函数电路结构在数字集成电路中的应用，其特征在于，将所述电路结构运用到数字集成电路中，形成多组基于三态反相器的物理不可克隆函数电路，其激励信号共用激励组I和激励组II的输入信号，当没有任何激励信号时，电路输出为高阻态；当激励信号中包含一个或多个使能信号时，所述三态反相器单元形成一个高效的静态随机存储器物理不可克隆函数。【专利摘要】本专利技术公开了，该电路包括两个相同的交叉耦合三态反相器矩阵，其利用两个三态反相器矩阵制造工艺偏差导致的竞争冒险来产生随机响应值。本专利技术提供的新型的低成本的物理不可克隆函数电路结构，适用于可编程逻辑器件和专用数字集成电路，功耗低，安全本文档来自技高网...
【技术保护点】
一种基于三态反相器的物理不可克隆函数电路结构，其特征在于：该电路包括两个相同的交叉耦合三态反相器矩阵，其利用两个三态反相器矩阵制造工艺偏差导致的竞争冒险来产生随机响应值。
【技术特征摘要】
【专利技术属性】
技术研发人员：刘伟强，崔益军，王成华，张磊，
申请(专利权)人：南京航空航天大学，
类型：发明
国别省市：江苏;32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。