存储器储存装置、其存储器控制器与数据写入方法制造方法及图纸

一种数据写入方法，此方法包括配置多个逻辑编程单元以映射可复写式非易失性存储器模块的部分物理编程单元，并将各逻辑编程单元划分为多个逻辑管理单元，各逻辑管理单元的大小等于主机系统的基本存取单位。此方法包括自主机系统接收第一数据，判断位于第一逻辑编程单元的第一数据的逻辑起始地址是否与第一逻辑编程单元的各逻辑管理单元的起始地址都不对齐及/或位于第一逻辑编程单元的第一数据的逻辑结束地址是否与第一逻辑编程单元的各逻辑管理单元的结束地址都不对齐。若是，使用大于基本存取单位的第二数据填补第一数据。

Memory storage device, memory controller, and data write method

A data writing method, this method includes configuring a plurality of logical programming unit duplicate non physical programming unit memory module can be mapped, and the logic programming unit divided into logical management unit, the logical management unit is equal to the basic unit of access to the host system. The method includes receiving a first data from the host system, the logic of the starting address of the first data in the first logic programming unit is the starting address and the logical management unit first logic programming units are not homogeneous and / or the first data in the first unit of the logic programming logic end address is with the logical management unit first logic programming the end address of the unit are not aligned. If the second data is greater than the basic access unit, the first data is filled.

【技术实现步骤摘要】

本专利技术是有关于一种数据写入方法，且特别是有关于一种用于可复写式非易失性存储器模块的数据写入方法及使用此方法的存储器储存装置与其存储器控制器。
技术介绍
可复写式非易失性存储器(rewritable non-volatile memory)具有数据非易失性、省电、体积小与无机械结构等特性，故被广泛地应用于数字相机、手机与MP3等各种可携式电子装置。而固态硬盘就是一种以闪存作为储存媒体的储存装置。一般来说，闪存储存装置的闪存模块会划分为多个物理区块，其中物理区块还划分为多个物理页面，而物理区块是闪存的抹除单位并且物理页面是闪存的写入单位。由于在编程闪存的存储单元时，仅能执行单向的编程(即，仅能将存储单元的值由I编程为O)，因此无法对已编程的物理页面(即，存有旧数据的页面)直接进行写入，而是必须先将此物理页面抹除后方可重新编程。特别是，由于闪存的抹除是以物理区块为单位，因此当欲将存有旧数据的物理页面执行抹除运作时，必须对此物理页面所属的整个物理区块进行抹除。因此，闪存模块的物理区块会被区分为数据区与闲置区，其中数据区的物理区块是已被使用来储存数据的物理区块，而备用区中的物理区块是未被使用的物理区块，其中当主机系统欲写入数据至闪存储存装置时，闪存储存装置的控制电路会从备用区中提取物理区块来写入数据，并且将所提取的物理区块会关联为数据区。并且，当数据区的物理区块被执行抹除运作(erase operation)后，已抹除的物理区块会被关联为备用区。传统的闪存模块是以一个物理页面作为每次进行数据存取时的基本存取单位，然而时下主机系统的基本存取单位可小于一个物理页面的容量。举例来说，倘若一个物理页面的容量为16千字节(Kilobyte，KB)且基本存取单位为4KB，当主机系统接续下达写入指令且每笔数据为4KB时，闪存储存装置的控制器可将数据暂存在闪存模块的缓存单元，待主机系统欲写入的数据已凑满16KB后，再将其一并编程至物理页面。据此可利用一个编程时间(program time)来处理四笔数据。上述方式虽能提升数据写入的速度，然而若主机系统欲一次读取出大量的数据，则可能因为数据散布在不同的物理页面，反而需要花费更多的时间来完成读取操作。
技术实现思路
有鉴于此，本专利技术提供一种数据写入方法、存储器控制器与存储器储存装置，能有效地提升后续进行数据读取的速度。本专利技术提出一种数据写入方法，用于一可复写式非易失性存储器模块，此可复写式非易失性存储器模块具有多个物理抹除单元，且各物理抹除单元具有多个物理编程单元。此方法包括配置多个逻辑编程单元以映射可复写式非易失性存储器模块中的部分物理编程单元，并将每个逻辑编程单元划分为多个逻辑管理单元，其中各逻辑管理单元的大小等于主机系统的基本存取单位的容量。此方法还包括接收来自主机系统的第一数据，且第一数据是写入上述逻辑编程单元中的第一逻辑编程单元。此方法还包括判断第一数据的逻辑起始地址是否与第一逻辑编程单元的各逻辑管理单元的起始地址都不对齐及/或第一数据的逻辑结束地址是否与第一逻辑编程单元的各逻辑管理单元的结束地址都不对齐。若是，此方法还包括使用大于基本存取单位的第二数据来填补第一数据，据以产生写入数据并且将写入数据写入到至少其中一个物理编程单元。从另一观点来看，本专利技术提出一种存储器控制器，用于具有可复写式非易失性存储器模块的存储器储存装置，此存储器控制器包括主机系统接口、存储器接口，以及存储器管理电路。其中，主机系统接口用以电性连接主机系统。存储器接口用以电性连接可复写式非易失性存储器模块，其中可复写式非易失性存储器模块具有多个物理抹除单元，且每一物理抹除单元具有多个物理编程单元。存储器管理电路电性连接至主机系统接口与存储器接口，用以配置多个逻辑编程单元以映射可复写式非易失性存储器模块中的部分物理编程单元，并将每一个逻辑编程单元划分为多个逻辑管理单元，其中各逻辑管理单元的大小等于主机系统的基本存取单位的容量。存储器管理电路还用以接收来自主机系统的第一数据，其中第一数据是写入上述逻辑编程单元中的第一逻辑编程单元。存储器管理电路还用以判断第一数据的逻辑起始地址是否与第一逻辑编程单元的各逻辑管理单元的起始地址都不对齐及/或第一数据的逻辑结束地址是否与第一逻辑编程单元的各逻辑管理单元的结束地址都不对齐。若是，存储器管理电路还用以使用大于基本存取单位的第二数据填补第一数据以产生写入数据，并且将写入数据写入到至少其中一个物理编程单元。从又一观点来看，本专利技术提出一种存储器储存装置，其包括可复写式非易失性存储器模块、连接器以及存储器控制器。其中，可复写式非易失性存储器模块具有多个物理抹除单元，且每一物理抹除单元具有多个物理编程单元。连接器用以电性连接主机系统。存储器控制器电性连接至可复写式非易失性存储器模块与连接器，用以配置多个逻辑编程单元以映射可复写式非易失性存储器模块中的部分物理编程单元，并将每个逻辑编程单元划分为多个逻辑管理单元，其中各逻辑管理单元的大小等于主机系统的基本存取单位的容量。其中存储器控制器还用以接收来自主机系统的第一数据，此第一数据是写入上述逻辑编程单元中的第一逻辑编程单元。其中存储器控制器还用以判断第一数据的逻辑起始地址是否与第一逻辑编程单元的各逻辑管理单元的起始地址都不对齐及/或第一数据的逻辑结束地址是否与第一逻辑编程单元的各逻辑管理单元的结束地址都不对齐。若是，存储器控制器还用以使用大于基本存取单位的第二数据填补第一数据以产生写入数据，并且将写入数据写入到至少其中一个物理编程单元。基于上述，本专利技术范例实施例所示的数据写入方法、存储器控制器与存储器储存装置是在主机系统欲写入没有对齐任何逻辑管理单元的起始与结束地址的数据时，利用大于主机系统的基本存取单位的另一数据进行填补后再将其写入可复写式非易失性存储器模块。据此能提升后续从可复写式非易失性存储器模块中读出数据的速度。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。【附图说明】图1A是根据本专利技术一范例实施例绘示的使用存储器储存装置的主机系统的示意图。图1B是根据本专利技术范例实施例所绘示的计算机、输入/输出装置与存储器储存装置的示意图。图1C是根据本专利技术另一范例实施例所绘示的主机系统与存储器储存装置的示意图。图2是绘示图1A所示的存储器储存装置的概要方块图。图3是根据本专利技术一范例实施例绘示的存储器控制器的概要方块图。 图4、5是根据本专利技术的一范例实施例所绘示的管理复写式非易失性存储器模块的示意图。图6是根据本专利技术的一范例实施例所绘示的逻辑编程单元的示意图。图7、8、9、10是根据本专利技术的一范例实施例所绘示的写入第一数据的逻辑编程单元的示意图。图11是根据本专利技术的一范例实施例所绘示的数据写入方法的流程图。[主要元件标号说明]1000:主机系统1100:计算机1102:微处理器1104:随机存取存储器1106:输入/输出装置1108:系统总线1110:数据传输接口1202:鼠标1204:键盘1206:显示器1208:打印机1212:随身盘1214:存储卡1216:固态硬盘1310:数字相机1312:SD 卡1314:MMC 卡1316:存储棒1318:CF卡1320:嵌入式储存本文档来自技高网...

【技术保护点】
一种数据写入方法，用于一可复写式非易失性存储器模块，该可复写式非易失性存储器模块具有多个物理抹除单元，且各该些物理抹除单元具有多个物理编程单元，该方法包括：配置多个逻辑编程单元以映射该可复写式非易失性存储器模块中的部分物理编程单元，并将各该些逻辑编程单元划分为多个逻辑管理单元，其中各该些逻辑管理单元的大小等于一主机系统的一基本存取单位的容量；接收来自该主机系统的一第一数据，且该第一数据是写入该些逻辑编程单元中的一第一逻辑编程单元；判断该第一数据的一逻辑起始地址是否与该第一逻辑编程单元的各该些逻辑管理单元的一起始地址都不对齐及/或该第一数据的一逻辑结束地址是否与该第一逻辑编程单元的各该些逻辑管理单元的一结束地址都不对齐；若是，则使用大于该基本存取单位的一第二数据填补该第一数据以产生一写入数据；以及将该写入数据写入至该些物理编程单元的至少其中之一。

【技术特征摘要】
1.一种数据写入方法，用于一可复写式非易失性存储器模块，该可复写式非易失性存储器模块具有多个物理抹除单元，且各该些物理抹除单元具有多个物理编程单元，该方法包括: 配置多个逻辑编程单元以映射该可复写式非易失性存储器模块中的部分物理编程单元，并将各该些逻辑编程单元划分为多个逻辑管理单元，其中各该些逻辑管理单元的大小等于一主机系统的一基本存取单位的容量； 接收来自该主机系统的一第一数据，且该第一数据是写入该些逻辑编程单元中的一第一逻辑编程单元； 判断该第一数据的一逻辑起始地址是否与该第一逻辑编程单元的各该些逻辑管理单元的一起始地址都不对齐及/或该第一数据的一逻辑结束地址是否与该第一逻辑编程单元的各该些逻辑管理单元的一结束地址都不对齐； 若是，则使用大于该基本存取单位的一第二数据填补该第一数据以产生一写入数据；以及 将该写入数据写入至该些物理编程单元的至少其中之一。2.根据权利要求1所述的数据写入方法，其中在接收来自该主机系统的该第一数据的步骤之后，还包括: 判断该第一数据是否为连续数据；以及 当该第一数据为连续数据时，则直接执行使用该第二数据填补该第一数据以产生该写入数据的步骤。3.根据权利要求2所述的 数据写入方法，其中判断该第一数据是否为连续数据的步骤包括: 当该第一数据的数据量到达一数据量门坎值时，则判定该第一数据为连续数据。4.根据权利要求1所述的数据写入方法，其中在接收来自该主机系统的该第一数据的步骤之后，还包括: 判断该可复写式非易失性存储器模块的一已使用容量是否超过一使用量门坎值；以及 当该已使用容量超过该使用量门坎值时，则直接执行使用该第二数据填补该第一数据以产生该写入数据的步骤。5.根据权利要求1所述的数据写入方法，其中该第二数据是预读取自该第一逻辑编程单元所映射的物理编程单元。6.根据权利要求1所述的数据写入方法，其中该写入数据的数据量等于一个物理编程单元的容量。7.一种存储器控制器，用于具有一可复写式非易失性存储器模块的一存储器储存装置，该存储器控制器包括: 一主机系统接口，用以电性连接一主机系统； 一存储器接口，用以电性连接该可复写式非易失性存储器模块，其中该可复写式非易失性存储器模块具有多个物理抹除单元，且各该些物理抹除单元具有多个物理编程单元；以及 一存储器管理电路，电性连接至该主机系统接口与该存储器接口，用以配置多个逻辑编程单元以映射该可复写式非易失性存储器模块中的部分物理编程单元，并将各该些逻辑编程单元划分为多个逻辑管理单元，其中各该些逻辑管理单元的大小等于该主机系统的一基本存取单位的容量， 其中该存储器管理电路还用以接收来自该主机系统的一第一数据，其中该第一数据是写入该些逻辑编程单元中的一第一逻辑编程单元， 其中该存储器管理电路还用以判断该第一数据的一逻辑起始地址是否与该第一逻辑编程单元的各该些逻辑管理单元的一起始地址都不对齐及/或该第一数据的一逻辑结束地址是否与该第一逻辑编程单元的各该些逻辑管理单元的一结束地址都不对齐， 若是，该存储器管理电路还用以使用大于该基本存取单位的一第二数据填补该第一数据以产生一写入数据，并且将该写入数据写入至该些物理编程单...

【专利技术属性】
技术研发人员：叶志刚，
申请(专利权)人：群联电子股份有限公司，
类型：发明
国别省市：