半导体装置及其制造方法制造方法及图纸

本发明专利技术的半导体装置包括由宽带隙半导体构成的半导体层和与所述半导体层的表面相接的肖特基电极，所述半导体层包括形成所述半导体层的所述表面的漂移层和形成在所述漂移层的表层部、具有比所述漂移层高的电阻的高电阻层，所述高电阻层通过在从所述半导体层的所述表面注入杂质离子之后进行小于1500℃的退火处理而形成。

【技术实现步骤摘要】
【国外来华专利技术】半导体装置及其制造方法
本专利技术涉及具备由宽带隙（widebandgap）半导体构成的肖特基势垒二极管（Schottkybarrierdiode）的半导体装置及其制造方法。
技术介绍
以往，电机控制系统、电力变换系统等主要在各种功率电子学领域中的系统中使用的半导体装置（半导体功率器件）受到瞩目。例如，专利文献1公开了采用SiC的肖特基势垒二极管。专利文献1的肖特基势垒二极管包括：将（000－1）面作为主面的n型4H－SiC大块衬底（bulksubstrate）；生长在大块衬底的主面的n型的外延层（epitaxiallayer）；形成在外延层的表面（（000－1）面），使外延层的表面部分地露出的氧化膜；以及形成在氧化膜的开口内，对外延层进行肖特基接合的肖特基电极。现有技术文献专利文献专利文献1：特开2005－79339号公报。
技术实现思路
用于解决课题的方案本专利技术的半导体装置包括：由宽带隙半导体构成的半导体层；以及与所述半导体层的表面相接的肖特基电极，所述半导体层包括：形成所述半导体层的所述表面的漂移层（driftlayer）；以及形成在所述漂移层的表层部，具有比所述漂移层高的电阻的高电阻层，通过在从所述半导体层的所述表面注入杂质离子后进行小于1500℃的退火处理，从而形成所述高电阻层。宽带隙半导体与硅相比具有非常高的击穿电压。根据该性能，使用宽带隙半导体的半导体装置能发挥高的耐压性能。这是因为，宽带隙半导体与硅相比绝缘破坏电场强度非常高。因此，通过使用肖特基势垒二极管构造，从而能设计比较高的反向电压的器件。然而，当在肖特基势垒二极管施加高的反向电压时，即使二极管不被击穿（breakdown），也会在宽带隙半导体施加高的电场。因此，当以减低肖特基势垒二极管的正向电压的目的降低肖特基电极与宽带隙半导体之间的肖特基势垒的高度（势垒高度（barrierheight））时，起因于宽带隙半导体内的强的电场强度，在施加反向电压时越过该肖特基势垒而流过的漏电流（反向漏电流）会增加。根据防止反向漏电流的增加的观点，在使用宽带隙半导体的肖特基势垒二极管中，需要使得不会施加高的反向电压，进而需要将势垒高度提高到某种程度。其结果是，存在不能有效地利用即使对高的反向电压也能防止击穿的宽带隙半导体的耐压性能的问题。在此，本专利技术的专利技术人研究了施加反向电压时的电场强度的分布。首先，当在由未形成有高电阻层的宽带隙半导体构成的半导体层施加反向电压时，通常，电场强度随着从半导体层的背面朝向表面而变强。该电场强度在半导体层的表面变得最大。因此，在使肖特基电极在这样的构造的半导体层的表面进行肖特基接合而降低了该肖特基电极与半导体层之间的肖特基势垒的高度（势垒高度）的肖特基势垒二极管中，在半导体层的表面中的电场强度强。因此，在施加接近击穿电压的反向电压时，减低越过该肖特基势垒而流过的反向漏电流是困难的。因此，根据本专利技术，在半导体层（漂移层）的表层部形成有高电阻层。由此，能减弱半导体层的表面中的电场强度。因为施加反向电压时的半导体层的表面中的电场强度弱，所以，即使降低与半导体层的表面相接的肖特基电极与半导体层之间的势垒高度，也能减低反向漏电流。即，因为即使施加接近击穿电压的反向电压也能可靠地减低反向漏电流，所以，能充分地有效利用宽带隙半导体的耐压性能。此外，因为能降低势垒高度，所以能减低正向电压。进而，因为通过在从半导体层的表面注入杂质离子后进行小于1500℃的退火处理而形成有高电阻层，所以，能减低退火处理时的宽带隙半导体的升华量。其结果是，能抑制在半导体层的表面中产生梯束（stepbunching），因此，能良好地维持半导体层的表面的平坦性。另外，该小于1500℃的退火处理，意味着虽然通过注入的杂质离子的碰撞使在宽带隙半导体的晶体结构中产生的缺陷恢复（晶体性恢复），但是不使注入的杂质离子活化的程度的退火处理。此外，在本专利技术中所谓肖特基电极，是包括在半导体层之间形成有肖特基势垒的金属电极、由具有与半导体层的带隙不同的带隙的异种半导体构成、对半导体层进行异质结接合（利用带隙差在半导体层之间形成电位势垒的接合）的半导体电极的任一个的概念。以下，在这一项中，将肖特基接合和异质结接合统称为“肖特基接合”，将由肖特基势垒和异质结接合形成的电位势垒（异质结势垒）统称为“肖特基势垒”，将金属电极和半导体电极统称为“肖特基电极”。此外，优选通过在所述高电阻层的退火处理后，在所述半导体层与所述肖特基电极之间施加反向的击穿电压以上的电压，从而得到本专利技术的半导体装置。由此，能进一步减低反向漏电流。此外，在本专利技术的半导体装置中，优选所述半导体层由SiC构成，具有由Si面构成的所述表面，在所述半导体层的由Si面构成的所述表面不形成与位错缺陷匹配的凹坑（pit）。此外，在本专利技术的半导体装置中，优选所述半导体层的所述表面中的与所述肖特基电极的接合界面的表面粗糙度Rms为1nm以下。此外，在本专利技术的半导体装置中，优选所述半导体层的倾斜角为4º以下。此外，在本专利技术的半导体装置中，优选高电阻层的杂质的活化率小于5％，优选高电阻层的薄膜电阻为1MΩ/□以上。此外，在本专利技术的半导体装置中，优选在所述漂移层具有在施加反向电压时施加第一电场的第一导电型的第一部分和施加相对于该第一电场相对高的第二电场的第一导电型的第二部分的情况下，所述肖特基电极包括在所述第一部分之间形成有第一肖特基势垒的第一电极和在所述第二部分之间形成有相对于所述第一肖特基势垒相对高的第二肖特基势垒的第二电极。在本专利技术中，虽然能通过高电阻层来抑制半导体层中的电场集中，但是，有时在漂移层存在像第一部分与第二部分的关系那样相对地电场强度高的部分和低的部分。因此，像上述的那样，只要根据施加反向电压时的半导体层的电场分布来适当地选择肖特基电极，就能在施加反向电压时施加相对高的第二电场的第二部分中通过比较高的第二肖特基势垒来抑制反向漏电流越过该势垒而流过的情况。另一方面，在施加相对低的第一电场的第一部分中，即使降低肖特基势垒的高度，反向漏电流越过该肖特基势垒的可能性也很少。因此，通过做成为比较低的第一肖特基势垒，从而能在施加正向电压时以低电压优先地流过电流。因此，通过该结构，能高效地进行反向漏电流及正向电压的减低。而且，优选所述漂移层的所述第一部分例如形成在所述漂移层的所述表层部中的所述高电阻层的周缘部，所述漂移层的所述第二部分例如形成在所述漂移层的所述表层部中与所述周缘部相邻的部分。此外，在本专利技术的半导体装置中，优选在所述漂移层包括具有第一杂质浓度的基极漂移层和形成在所述基极漂移层上、具有相对于所述第一杂质浓度相对高的第二杂质浓度的低电阻漂移层的情况下，所述高电阻层以其最深部位于所述低电阻漂移层的中间的方式形成，将所述半导体层的一部分作为单位单元进行划分。在高电阻层中划分的单位单元中，能流过电流的区域（电流路径）被限制。因此，当半导体层中的形成单位单元的部分的杂质浓度低时，存在单位单元的电阻值变高的可能性。因此，像上述的那样，通过以使最深部位于低电阻漂移层的中间的方式形成高电阻层，从而能以低电阻漂移层形成单位单元的全部或一部分。因此，在形成有该低电阻漂移层的部分中，即使电流路径变窄，也能通过具有比较高的第二杂质浓度的低电本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2011.05.18 JP 2011-111129;2011.06.22 JP 2011-138401.一种半导体装置，包括：半导体层，由宽带隙半导体构成；以及肖特基电极，与所述半导体层的表面相接，所述半导体层包括：漂移层，形成所述半导体层的所述表面；以及高电阻层，形成在所述漂移层的表层部，具有比所述漂移层高的电阻，所述漂移层具有：第一导电型的第一部分，在施加反向电压时施加第一电场；以及第一导电型的第二部分，施加相对于该第一电场相对高的第二电场，所述肖特基电极包括：第一电极，在与所述第一部分之间形成第一肖特基势垒；以及第二电极，在与所述第二部分之间形成相对于所述第一肖特基势垒相对高的第二肖特基势垒，所述高电阻层通过在从所述半导体层的所述表面注入杂质离子之后进行小于1500℃的退火处理而形成。2.根据权利要求1所述的半导体装置，其中，所述半导体层由SiC构成，具有由Si面构成的所述表面，在所述半导体层的由Si面构成的所述表面未形成与位错缺陷匹配的凹坑。3.根据权利要求1所述的半导体装置，其中，所述半导体层的所述表面中的与所述肖特基电极的接合界面的表面粗糙度Rms为1nm以下。4.根据权利要求1所述的半导体装置，其中，所述高电阻层的杂质的活化率小于5％。5.根据权利要求1所述的半导体装置，其中，所述高电阻层的薄膜电阻为1MΩ/□以上。6.根据权利要求1所述的半导体装置，其中，所述半导体装置通过在所述高电阻层的退火处理后在所述半导体层与所述肖特基电极之间施加反向的击穿电压以上的电压而得到。7.根据权利要求1所述的半导体装置，其中，所述漂移层的所述第一部分形成在所述漂移层的所述表层部中的所述高电阻层的周缘部，所述漂移层的所述第二部分形成在所述漂移层的所述表层部中与所述周缘部相邻的部分。8...

【专利技术属性】
技术研发人员：明田正俊，横辻悠太，
申请(专利权)人：罗姆股份有限公司，
类型：
国别省市：