本发明专利技术揭示形成半导体结构和存储器单元的例如互连件和电极等导电元件的方法。所述方法包括：在至少一个开口的一部分中形成第一导电材料和包含银的第二导电材料；以及执行抛光工艺，从而以所述第一导电材料和所述第二导电材料中的至少一者填充所述至少一个开口。可执行退火工艺以形成银与材料的混合物或合金。所述方法使得能够形成具有减小的尺寸(例如，小于约20nm)的含银导电元件。所得导电元件具有所要的电阻率。举例来说，所述方法可用于形成用于电连接有源装置的互连件且用于形成存储器单元的电极。还揭示包括此导电结构的半导体结构和存储器单元。
【技术实现步骤摘要】
【国外来华专利技术】【专利摘要】本专利技术揭示形成半导体结构和存储器单元的例如互连件和电极等导电元件的方法。所述方法包括：在至少一个开口的一部分中形成第一导电材料和包含银的第二导电材料；以及执行抛光工艺，从而以所述第一导电材料和所述第二导电材料中的至少一者填充所述至少一个开口。可执行退火工艺以形成银与材料的混合物或合金。所述方法使得能够形成具有减小的尺寸(例如，小于约20nm)的含银导电元件。所得导电元件具有所要的电阻率。举例来说，所述方法可用于形成用于电连接有源装置的互连件且用于形成存储器单元的电极。还揭示包括此导电结构的半导体结构和存储器单元。【专利说明】形成至少一个导电元件的方法，形成半导体结构的方法，形成存储器单元的方法以及相关的半导体结构优先权主张本申请案主张2011年3月17日所申请的“形成至少一个导电元件的方法，形成半导体结构的方法，形成存储器单元的方法以及相关的半导体结构(METHODS OF FORMINGAT LEAST ONE CONDUCTIVE ELEMENT.METHODS OF FORMING A SEMICONDUCTOR STRUCTURE.METHODS OF FORMING A MEMORY CELL AND RELATED SEMICONDUCTOR STRUCTURES) ” 的第13/050, 725号美国专利申请案的权利。
本专利技术的实施例涉及形成半导体装置的导电元件的方法，且另外涉及包括这些导电元件的半导体结构。
技术介绍
集成电路(IC)为数以千计的电子系统中的关键组件，大体上包括制造于共同基座或衬底上的电组件的互连网络。导电互连件用于电连接例如电容器或晶体管的半导体装置，或用于界定例如计算机存储器或微处理器的特定1C。导电互连件的质量极大影响了 IC的总体可制造性、性能和寿命。因此，用于形成导电互连件的材料日益增强对集成电路的性能、密度和可靠度的限制的确定。举例来说，互连件的电导率对集成电路(IC)的操作速度极为重要。因为铝(Al)和铝合金具有低电阻率且容易粘附到层间电介质材料(例如，二氧化硅(SiO2)),所以铝(Al)和铝合金已广泛用作半导体装置中的互连材料。遗憾的是，铝容易受到腐蚀且对电迁移具有弱抗性，如此便增加因孔隙而形成开路或形成短路的可能性。为了提高所述导电互连件的性能、可靠度和密度，正研究铝和铝合金的替代金属。为了提高布线中的电导率，已提议使用铜(Cu)和铜合金来形成导电互连件。然而，铜快速扩散穿过许多常规电介质材料而形成不良氧化铜化合物。此外，铜无法良好地粘附到常规电介质材料或从身。银(Ag)还被提议作为含铝导电互连件的替代物且银(Ag)在用作可编程存储器单元的电极(例如，导电桥式随机存取存储器(CBRAM)单元的电极)中的电化学活性材料时日益重要。银具有极低的电阻率，但归因于当前可用的沉积技术上的限制，难以在窄的间隙(例如，具有20nm或20nm以下的尺寸之间隙)中沉积。尽管可通过溅镀(物理)沉积技术来沉积银，但这些技术并不适用于以银填充窄之间隙。此外，归因于在升高的温度下的粘附问题和聚结，难以通过银形成互连件。因为银为抗干式蚀刻工艺的，所以用于形成半导体导电元件(例如，互连件和电极)的常规技术不适用于由银制成这些导电元件。
技术实现思路
在一项实施例中，本专利技术包括形成至少一个导电元件的方法。此方法可包括:在包含由电介质材料的侧壁界定的至少一个开口的结构上方形成第一导电材料；在所述第一导电材料上方形成包含银的第二导电材料；以及将所述结构退火以形成包含所述第一导电材料和所述第二导电材料的至少一部分的材料。形成所述导电元件的方法还可包括:在包含由电介质材料的侧壁界定的至少一个开口的结构的表面上方形成包含银的导电材料；在所述导电材料上方形成另一导电材料；以及执行抛光工艺以实质上将所述导电材料和所述另一导电材料中的至少一者再分配到所述至少一个开口的未填充区域中。在另一实施例中，本专利技术包括一种形成半导体结构的方法。所述方法可包括:移除上覆于衬底上的电介质材料的一部分以在所述电介质材料中形成至少一个开口 ；在所述电介质材料和所述至少一个开口的所暴露表面上方形成第一导电材料；在所述材料上方形成包含银的第二导电材料；保持所述至少一个开口的一部分未填充；以及执行抛光工艺以实质上填充所述至少一个开口的所述未填充部分。在又一实施例中，本专利技术包括一种形成存储器单元的方法。所述方法包括:在包含上覆于第一电极上的至少一个开口的结构的表面上方形成第一导电材料；在所述第一导电材料上方形成存储器材料；在所述材料上方形成包含银的第二导电材料；保持所述至少一个开口的一部分未填充；以及执行一工艺以实质上以所述第一导电材料和所述第二导电材料填充所述至少一个开口。形成所述存储器单元的方法还可包括:在由上覆于第一电极上的至少一个开口暴露的存储器材料的表面上方形成包含银的第一导电材料；在所述第一导电材料上方形成第二导电材料；保持所述至少一个开口的一部分未填充；以及执行一工艺以实质上以所述第一导电材料和所述第二导电材料填充所述至少一个开口。在又一实施例中，本专利技术包括一种半导体结构。所述半导体可包括:导电结构，其上覆于电极上；硫族化物材料和氧化物材料中的至少一者，其与所述导电结构接触；以及导电材料，其上覆于所述硫族化物材料上，所述导电材料包含银和包含另一材料的至少一个区域。在另一实施例中，本专利技术包括存储器单元。所述存储器单元可包括:存储器材料，其上覆于电极上；以及导电材料，其包含银和另一材料，所述导电材料上覆于所述存储器材料上且安置于至少一个开口中。【专利附图】【附图说明】图1A到图1E为根据本专利技术的实施例的半导体结构的部分横截面图且说明一种形成互连件的方法；图2A到图2E为根据本专利技术的实施例的半导体结构的部分横截面图且说明另一种形成互连件的方法；图3A为导电桥式随机存取存储器(CBRAM)单元的部分横截面图；以及图3B到图3D为根据本专利技术的实施例的半导体结构的部分横截面图且说明一种形成图3A中所展示的CBRAM单元的方法。【具体实施方式】揭示形成例如互连件和电极的导电元件的方法，还揭示形成包括这些导电元件的半导体结构和存储器装置的方法。所述导电元件由银材料(例如，银或银合金)形成。因为银以及与其它材料形成的合金和混合物具有低的电阻率，所以所述导电元件的电阻率可小于或等于由铜形成的导电元件的电阻率。此外，银合金或银混合物的使用可实质上减少或消除在包括这些导电元件的半导体处理的稍后阶段进行的热处理动作期间与银相关联的聚结的问题。使用银、银合金或银混合物还可使窄的开口(例如，具有小于约20nm的至少一个尺寸的开口)能够得以填充。如本文中所使用，术语“合金”意指且包括:多种材料(例如，金属或非金属)的均质混合物或固体溶液，所述材料中的一者的若干原子占用所述材料中的另一者的若干原子之间的填隙位置。举例来说且并非限制，合金可包括银与选自钼、铝、锡、铜、铱、钛、镍、钴、钌和铑的金属的混合物。如本文中所使用，术语“混合物”意指且包括:通过混合多种金属或金属与非金属而形成的材料。举例来说且并非限制，混合物可包括银与例如钨的金属的混合物。如本文中所使用，术语“衬垫”意指且包括:上覆于至少一种材料的表面上的本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：山·D·唐，斯科特·E·西里斯，惠特尼·L·韦斯特，罗布·B·古德温，尼尚特·辛哈，
申请(专利权)人：美光科技公司，
类型：
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。