一种薄膜晶体管阵列基板及其制作方法技术

本发明专利技术涉及平板显示技术领域，尤其涉及一种薄膜晶体管阵列基板及其制作方法。所述薄膜晶体管阵列基板包括具有第一表面的基板、形成于所述基板的第一表面上的多条扫描线、多条信号线、多个薄膜晶体管以及多个像素电极；每一所述薄膜晶体管包括栅极、源极、漏极，所述扫描线及多个薄膜晶体管的栅极由一第一导电层经同一制程一并制成，所述像素电极及薄膜晶体管的源极、漏极由一第二导电层经同一制程一并制成。

【技术实现步骤摘要】
【专利摘要】本专利技术涉及平板显示
，尤其涉及。所述薄膜晶体管阵列基板包括具有第一表面的基板、形成于所述基板的第一表面上的多条扫描线、多条信号线、多个薄膜晶体管以及多个像素电极；每一所述薄膜晶体管包括栅极、源极、漏极，所述扫描线及多个薄膜晶体管的栅极由一第一导电层经同一制程一并制成，所述像素电极及薄膜晶体管的源极、漏极由一第二导电层经同一制程一并制成。【专利说明】
本专利技术涉及平板显示
，尤其涉及。
技术介绍
薄膜晶体管液晶显不器(ThinFilm Transistor Liquid Crystal Display,TFT-LCD)是一种以液晶为介质，以薄膜晶体管为控制元件的光电子产品。其主要包括彩色滤光片、液晶和薄膜晶体管阵列基板。薄膜晶体管阵列基板作为TFT-1XD的重要元件，其制作工艺主要包括基板清洗、干燥、构图、检验修复等，其中核心工艺是构图工艺，包括涂布、曝光、显影、刻蚀、剥离几个基本环节，每一次构图工艺都需要通过不同的掩模板进行刻蚀。近年来，TFT-1XD工艺技术发展非常迅速，经历了早期的7次构图、进化到6次、5次的巨大变化。而减少构图次数，即减小掩模板的数量和刻蚀的次数是提高良品率、缩短制作周期、减小能耗的关键之所在，也是TFT发展的动力。因此，有必要研制出一种制作工艺简单、良品率高的薄膜晶体管阵列基板。
技术实现思路
有鉴于此，本专利技术提供一种制作工艺简单且良品率高的薄膜晶体管阵列基板。此外，还有必要提供一种上述薄膜晶体管阵列基板的制作方法。本专利技术提供的所述薄膜晶体管阵列基板包括具有第一表面的基板、形成于所述基板的第一表面上的多条扫描线、多条信号线、多个薄膜晶体管以及多个像素电极；每一所述薄膜晶体管包括栅极、源极、漏极，所述扫描线及多个薄膜晶体管的栅极由一第一导电层经同一制程一并制成，所述像素电极及薄膜晶体管的源极、漏极由一第二导电层经同一制程一并制成。本专利技术提供的所述薄膜晶体管阵列基板中，所述多条扫描线和多条信号线相互交叉在所述表面上，并定义出多个像素区域，所述多个薄膜晶体管分别设置于所述多个像素区域内，且每个像素区域内至少设有一个所述薄膜晶体管，每一个所述薄膜晶体管分别与一所述扫描线和一所述信号线电性连接；所述薄膜晶体管还包括栅绝缘层、有源块、阻挡层，所述栅极形成于所述基板的表面上，所述栅绝缘层形成于所述栅极上，并覆盖所述栅极及扫描线，所述有源块设置于所述栅极上方的栅绝缘层上，所述阻挡层覆盖于所述有源块上，所述阻挡层在覆盖所述有源块的位置具有第一、第二通孔，所述薄膜晶体管所在的像素区域内的像素电极延伸至所述有源块上方的所述阻挡层之上，所述像素电极延伸至所述有源块上方的部分为所述薄膜晶体管的漏极，所述漏极与所述源极间隔形成在所述阻挡层上，并分别通过所述第一、第二通孔与所述有源块电性连接，每个所述像素电极和所述薄膜晶体管的源极、漏极均由同一透明导电材料制成。本专利技术提供的所述薄膜晶体管阵列基板中，还包括多条信号线，多条所述信号线和薄膜晶体管的栅极、多条所述扫描线经同一制程一并制成，且每条所述信号线被所述扫描线分成多个子信号线，位于同一列中相邻的两条所述子信号线通过源极串联；或者，多条所述信号线与多个像素电极、多个所述薄膜晶体管的源极、漏极经同一制程一并制成。本专利技术提供的所述薄膜晶体管阵列基板中，还包括多个子公共电极，多个所述子公共电极分别设置于所述多个像素区域内，多个所述子公共电极、多个所述薄膜晶体管的栅极、多条所述扫描线和多条所述信号线均在同一构图工艺中完成，多个所述子公共电极相互串联形成所述薄膜晶体管阵列基板的公共电极。本专利技术提供的所述薄膜晶体管阵列基板的制作方法，至少包括以下步骤:提供一具有第一表面的基板，在所述基板的第一表面形成一第一导电层，经过第一道构图工艺在所述基板上形成栅极、多条扫描线；在所述基板的第一表面上形成一第二导电层，经过一第四道构图工艺，同时形成一栅极、源极和像素电极。本专利技术提供的所述薄膜晶体管阵列基板制作方法过程中，经第一道构图工艺之后，所述步骤还包括:在所述栅极和扫描线上依次形成栅绝缘层和有源层，所述栅绝缘层至少完全覆盖所述栅极及扫描线，经过第二道构图工艺在所述栅绝缘层上形成有源块；在所述有源块上形成阻挡层，经过第三道构图工艺于所述阻挡层在覆盖所述有源块的位置形成第一、第二通孔，所述第四道构图工艺还包括，所述源极、漏极分别通过所述第一、第二通孔与所述有源块电性连接，所述漏极为所述薄膜晶体管所在像素区域内的所述像素电极延伸至所述有源块上方的一部分。本专利技术提供的所述薄膜晶体管阵列基板制作方法过程中，在所述第一道构图工艺中，还同时形成信号线，所述信号线与所述栅极和扫描线由同一种材料制成，每条所述信号线被多条所述扫描线截成多个子信号线，所述第三道构图工艺还包括，在相邻接的两条所述子信号线上方的栅绝缘层和阻挡层上各形成一第四通三通孔，相邻的两个所述第四通三通孔通过源极相连，将位于同一列的所述多条子信号线串联。本专利技术提供的所述薄膜晶体管阵列基板制作方法过程中，在所述第一道构图工艺中，还同时形成多个子公共电极，多个所述子公共电极分别设置于所述多个像素区域内，多个所述子公共电极相互串联形成所述薄膜晶体管阵列基板的公共电极。本专利技术提供的所述薄膜晶体管阵列基板制作方法过程中，第三道构图工艺还包括，在所述子公共电极所对应的栅绝缘层和阻挡层上形成两个第四通孔，所述第四道构图工艺还包括，在所述第四通孔的位置还形成一桥接结构，相邻的两个所述第四通孔通过所述桥接结构将相邻的各个所述子公共电极电性相连，所述桥接结构与所述源极、漏极以及像素电极在同一透明材料制成。本专利技术提供的所述薄膜晶体管阵列基板制作方法过程中，在所述第四道构图工艺中，还同时形成信号线，所述信号线与所述源极、漏极和像素电极由同一种透明导电材料制成。本专利技术提供的所述薄膜晶体管阵列基板制作方法过程中，由于像素电极、源极和漏极均在一次构图工艺中完成，整个薄膜晶体管阵列基板的制作工艺只需要4次构图工艺，减少了掩模板的个数以及刻蚀的次数，因此简化了薄膜晶体管阵列基板的制作工艺，提闻了的良品率。【专利附图】【附图说明】下面将结合附图及【具体实施方式】对本专利技术作进一步说明，附图中:图1为本专利技术提供的薄膜晶体管阵列基板的示意图；图2A-2D为本专利技术提供的一较佳实施方式的薄膜晶体管阵列基板的制作流程图；图3为图2D所示薄膜晶体管沿A-A方向的截面示意图；图4为图2D所示薄膜晶体管阵列基板沿B-B方向的截面示意图；图5为图2所示的薄膜晶体管阵列基板的制作方法的流程示意图；图6为本专利技术提供的另一较佳实施方式的薄膜晶体管阵列基板的结构图。【具体实施方式】为说明本专利技术提供的薄膜晶体管及其制作方法，以下结合说明书附图及文字说明进行详细阐述。请参考图1，其为本专利技术提供的一较佳实施方式的薄膜晶体管阵列基板100的示意图。所述薄膜晶体管阵列基板100包括具有第一表面IOla的基板101、形成于基板101的第一表面IOla上的多条扫描线103、多条信号线104、多个薄膜晶体管130以及多个像素电极110。所述基板101为透明材料如玻璃、树脂制成，且第一表面IOla为一连续且光滑的平面或曲面。所述多条扫描线103之间等间隔平行排列本文档来自技高网...

【技术保护点】
一种薄膜晶体管阵列基板，包括具有第一表面的基板、形成于所述基板的第一表面上的多条扫描线、多条信号线、多个薄膜晶体管以及多个像素电极；每一所述薄膜晶体管包括栅极、源极、漏极，所述扫描线及多个薄膜晶体管的栅极由一第一导电层经同一制程一并制成，所述像素电极及薄膜晶体管的源极、漏极由一第二导电层经同一制程一并制成。

【技术特征摘要】

【专利技术属性】
技术研发人员：王士敏，赵约瑟，朱泽力，郭志勇，钟荣苹，陈雄达，李绍宗，
申请(专利权)人：深圳莱宝高科技股份有限公司，
类型：发明
国别省市：