阵列基板及其制备方法、显示装置制造方法及图纸

本发明专利技术实施例公开了一种阵列基板及其制备方法、显示装置，涉及显示技术领域，该阵列基板上的双栅薄膜晶体管的制备工艺较简单，降低了阵列基板的制备成本。该阵列基板，包括衬底基板和位于所述衬底基板上的多个双栅薄膜晶体管，所述双栅薄膜晶体管包括位于所述衬底基板上的第一栅极层和与所述第一栅极层重叠的第二栅极层，所述第二栅极层与所述阵列基板的公共电极层同层设置，所述第一栅极层和所述第二栅极层的电位相等。

【技术实现步骤摘要】
【专利摘要】本专利技术实施例公开了一种阵列基板及其制备方法、显示装置，涉及显示
，该阵列基板上的双栅薄膜晶体管的制备工艺较简单，降低了阵列基板的制备成本。该阵列基板，包括衬底基板和位于所述衬底基板上的多个双栅薄膜晶体管，所述双栅薄膜晶体管包括位于所述衬底基板上的第一栅极层和与所述第一栅极层重叠的第二栅极层，所述第二栅极层与所述阵列基板的公共电极层同层设置，所述第一栅极层和所述第二栅极层的电位相等。【专利说明】阵列基板及其制备方法、显示装置
本专利技术涉及显示
，尤其涉及一种阵列基板及其制备方法、显示装置。
技术介绍
薄膜晶体管液晶显不器(ThinFilm Transistor-Liquid Crystal Display,简称TFT-1XD)因其具有重量轻、厚度薄以及低功耗等优点，广泛应用于电视、手机、显示器等电子广品中。TFT-1XD根据电场形式的不同可分为多种类型,其中，高级超维场转换(AdvancedSuper Dimension Switch,简称ADS)模式的TFT-1XD具有宽视角、高开口率、高透过率等优点而被广泛的应用。ADS模式是平面电场宽视角核心技术，其核心技术特性描述为:通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极与板状电极间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转。ADS模式的开关技术可以提高TFT-1XD产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹等优点。专利技术人在实现本专利技术的过程中发现，随着人们对TFT-LCD的分辨率的要求越来越高，ADS型TFT-1XD内的像素电极的尺寸被设计的越来越小，导致ADS型TFT-1XD对液晶的驱动能力也变弱，在此条件下，要保证TFT-LCD对液晶的驱动能力就需要进一步加强TFT内的有源层的导电沟道的导电能力。在现有技术中，要提高有源层的导电沟道的导电能力，可通过增大TFT的栅极面积或使用双栅薄膜晶体管实现。其中，双栅薄膜晶体管以其不会减小阵列基板的开口率、同时又能提高有源层的导电沟道的导电能力等优势而得到广泛使用。但现有的双栅薄膜晶体管的制备过程需要利用多个掩膜、经过多次构图工艺，成本较闻。
技术实现思路
本专利技术所要解决的技术问题在于提供一种阵列基板及其制备方法、显示装置，该阵列基板上的双栅薄膜晶体管的制备工艺较简单，降低了阵列基板的制备成本。为解决上述技术问题，本专利技术采用如下技术方案:本专利技术的第一方面提供了一种阵列基板，包括衬底基板和位于所述衬底基板上的多个双栅薄膜晶体管，所述双栅薄膜晶体管包括位于所述衬底基板上的第一栅极层和与所述第一栅极层重叠的第二栅极层，所述第二栅极层与所述阵列基板的公共电极层同层设置，所述第一栅极层和所述第二栅极层的电位相等。所述第二栅极层与所述公共电极层之间设置有狭缝，所述狭缝的宽度为6?10微米。所述双栅薄膜晶体管还包括位于所述第一栅极层和所述第二栅极层之间的第一有源层和第二有源层，所述第一有源层和所述第二有源层重叠设置，所述第一有源层和所述第二有源层之间设置有源极和漏极。所述源极和所述漏极之间具有间隙，所述第一有源层、所述第二有源层通过所述间隙相连。所述双栅薄膜晶体管还包括位于所述第一栅极层和所述第一有源层之间的第一栅绝缘层、位于所述第二栅极层和所述第二有源层之间的第二栅绝缘层，所述第一栅绝缘层和所述第二栅绝缘层上形成相通的过孔，所述第二栅极层通过所述过孔与所述第一栅极层电连接，以使得所述第一栅极层和第二栅极层的电位相等。在本专利技术实施例的技术方案中，该阵列基板所具有的双栅薄膜晶体管的第二栅极层与阵列基板的公共电极层同层设置，可采用相同的材质并经过同一次构图工艺形成第二栅极层和公共电极，减少了掩膜板的使用次数，降低了该阵列基板上的双栅薄膜晶体管的制备工艺，进而降低了阵列基板的制备成本。本专利技术的第二方面提供了一种显示装置，包括上述的阵列基板。本专利技术的第三方面提供了一种阵列基板的制备方法，包括形成所述阵列基板上的双栅薄膜晶体管的方法:步骤S11、在衬底基板上形成包括第一栅极层的图形；步骤S12、在所述衬底基板上形成包括第二栅极层和公共电极层的图形，所述第二栅极层与所述阵列基板的公共电极层同层设置，所述第二栅极层与所述第一栅极层重叠且电位相等。所述第二栅极层与所述公共电极层之间设置有狭缝，所述狭缝的宽度为6?10微米。在所述步骤Sll和所述步骤S12之间，还包括:在所述第一栅极层的图形上形成包括第一栅绝缘层的图形；在所述第一栅绝缘层的图形上形成包括第一有源层的图形；在所述第一有源层的图形上形成包括源极和漏极的图形，所述源极和所述漏极之间具有间隙；在所述源极和漏极的图形上形成包括第二有源层的图形，所述第二有源层包括通过所述间隙连接所述第一有源层；在所述第二有源层上形成包括第二栅绝缘层的图形。在本专利技术实施例的技术方案中，提供了一种阵列基板的制备方法，该阵列基板包括多个双栅薄膜晶体管，双栅薄膜晶体管包括第一栅极层和第二栅极层，其中所述第二栅极层和阵列基板上的公共电极在同一次构图工艺中形成，减少了制备阵列基板上的双栅薄膜晶体管所使用的掩膜板的数目，降低了阵列基板的制备难度，同时降低了阵列基板的制备成本。【专利附图】【附图说明】为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术实施例中的阵列基板的平面示意图一；图2为本专利技术实施例中图1沿A-A的截面示意图；图3为本专利技术实施例中的阵列基板的制备方法的流程图一；图4为本专利技术实施例中的阵列基板的制备方法的流程图二 ；图5为本专利技术实施例中的阵列基板的平面示意图二 ；图6为本专利技术实施例中的阵列基板的平面示意图三；图7为本专利技术实施例中的阵列基板的平面示意图四；图8为本专利技术实施例中的阵列基板的平面示意图五。附图标记说明:I 一衬底基板； 2—第一栅极层； 3—第二栅极层；4 一公共电极层；5—第一有源层； 6—第二有源层；7一源极；8—漏极；9一第一栅绝缘层；10一第二栅绝缘层； 11 一过孔；12—纯化层；13一保护层；14一像素电极； 15—栅线；16—数据线。【具体实施方式】下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。实施例一本专利技术实施例提供一种阵列基板，如图1和2所示，该阵列基板包括衬底基板I和位于所述衬底基板上的多个双栅TFT，其中，所述双栅TFT包括位于所述衬底基板I上的第一栅极层2和与所述第一栅极层2重叠的第二栅极层3，所述第二栅极层3与所述阵列基板的公共电极层4同层设置，所述第一栅极层2和所述第二栅极层3的电位相等。在本专利技术实施例中，该阵列基板所具有的双栅薄膜晶体管的第二栅极层与阵列基板的公共电极层同层设置，可采用相同的材质并经过同一次构图工艺本文档来自技高网...

【技术保护点】
一种阵列基板，包括衬底基板和位于所述衬底基板上的多个双栅薄膜晶体管，其特征在于，所述双栅薄膜晶体管包括位于所述衬底基板上的第一栅极层和与所述第一栅极层重叠的第二栅极层，所述第二栅极层与所述阵列基板的公共电极层同层设置，所述第一栅极层和所述第二栅极层的电位相等。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈小川，薛海林，王磊，薛艳娜，车春城，
申请(专利权)人：北京京东方光电科技有限公司，
类型：发明
国别省市：