像素单元及其制造方法、阵列基板和显示装置制造方法及图纸

本发明专利技术提供一种像素单元，至少包括薄膜晶体管和像素电极，所述薄膜晶体管至少包括栅极、源极和漏极，所述像素电极通过过孔与所述漏极电连接，且所述过孔的上端面与所述像素电极相连接，所述过孔的下端面与所述漏极相连接，其中，所述过孔为阶梯孔，且所述过孔的上端面的面积大于所述过孔的下端面的面积。本发明专利技术还提供上述像素单元的制造方法、一种包括所述像素单元的阵列基板和一种包括该阵列基板的显示装置。本发明专利技术所提供的薄膜晶体管的像素电极不容易断裂。

【技术实现步骤摘要】
【专利摘要】本专利技术提供一种像素单元，至少包括薄膜晶体管和像素电极，所述薄膜晶体管至少包括栅极、源极和漏极，所述像素电极通过过孔与所述漏极电连接，且所述过孔的上端面与所述像素电极相连接，所述过孔的下端面与所述漏极相连接，其中，所述过孔为阶梯孔，且所述过孔的上端面的面积大于所述过孔的下端面的面积。本专利技术还提供上述像素单元的制造方法、一种包括所述像素单元的阵列基板和一种包括该阵列基板的显示装置。本专利技术所提供的薄膜晶体管的像素电极不容易断裂。【专利说明】像素单元及其制造方法、阵列基板和显示装置
本专利技术涉及显示
，具体地，涉及一种像素单元及其制造方法、一种包括所述像素单元的阵列基板以及一种包括该阵列基板的显示装置。
技术介绍
显示装置(例如，液晶面板)中多包括阵列基板，阵列基板中一般包括多个像素单元，图1中所示的是一种常见的阵列基板的像素单元结构示意图。如图1所示，阵列基板的像素单元至少包括薄膜晶体管和像素电极200，薄膜晶体管至少包括源极110、漏极120和栅极130，该像素电极200通过过孔300与薄膜晶体管的漏极120电连接。在阵列基板中，为了降低寄生电容，并增加薄膜晶体管的上表面的平坦性，通常会在薄膜晶体管100的源极110和漏极120的上方设置有机绝缘层140作为平坦层。有机绝缘层140的厚度越大，则寄生电容越小。但是，有机绝缘层厚度增加会导致过孔300的轴向高度增加，过孔300的轴向高度越大，则像素电极200越容易在与过孔300的连接处断裂。因此，如何在降低寄生电容的同时避免像素电极在与过孔的连接处断裂成为本领域亟待解决的技术问题。
技术实现思路
本专利技术的目的在于提供一种像素单元及其制造方法、一种包括该像素单元的阵列基板以及一种包括该阵列基板的显示装置。在所述像素单元中，像素电极不容易断裂。为了实现上述目的，作为本专利技术的一个方面，提供一种像素单元，该像素单元至少包括薄膜晶体管和像素电极，所述薄膜晶体管至少包括栅极、源极和漏极，所述像素电极通过过孔与所述漏极电连接，且所述过孔的上端面与所述像素电极相连接，所述过孔的下端面与所述漏极相连接，其中，所述过孔为阶梯孔，且所述过孔的上端面的面积大于所述过孔的下端面的面积。优选地，所述薄膜晶体管包括有机绝缘层，该有机绝缘层设置在所述薄膜晶体管的源极和漏极上方，所述过孔贯穿所述有机绝缘层。优选地，所述薄膜晶体管还包括无机绝缘层，所述无机绝缘层设置在所述有机绝缘层和所述薄膜晶体管的源极和漏极之间，所述过孔贯穿所述无机绝缘层。优选地，所述过孔包括大孔部和小孔部，所述大孔部和所述小孔部的一部分设置在所述有机绝缘层中，所述小孔部的另一部分设置在所述无机绝缘层中。优选地，所述有机绝缘层由感光树脂制成，且所述无机绝缘层与所述有机绝缘层的刻蚀选择比不低于10。优选地，所述无机绝缘层为由硅的氧化物、硅的氮化物、铪的氧化物、铝的氧化物中的任意一种形成的单层结构，或者所述无机绝缘层为由硅的氧化物、硅的氮化物、铪的氧化物、铝的氧化物中的任意几种形成多层结构。作为本专利技术的另一个方面，提供一种像素单元的制造方法，该制造方法至少包括如下步骤:步骤10、形成薄膜晶体管；步骤20、形成过孔，该过孔穿过所述像素单元的上表面到达所述薄膜晶体管的漏极，所述过孔为阶梯孔，且所述过孔的上端面的面积大于所述过孔的下端面的面积；步骤30、形成像素电极，使得该像素电极通过所述过孔与所述漏极电连接，所述过孔的上端面与所述像素电极相连接，所述过孔的下端面与所述漏极相连接。优选地，所述过孔包括大孔部和小孔部，所述有机绝缘层由感光树脂制成，所述无机绝缘层与所述有机绝缘层的刻蚀选择比不低于10，在进行所述步骤20时，对所述像素单元上与所述小孔部相对应的部分进行全曝光，对所述像素单元上环绕与所述小孔部相对应的部分、且位于与所述大孔部相对应的部分内的部分进行半曝光。优选地,所述步骤10包括:步骤11、形成所述薄膜晶体管的源极和漏极；步骤12、在所述源极和所述漏极上方形成无机绝缘层；步骤13、在所述无机绝缘层上形成有机绝缘层。优选地，所述有机绝缘层由感光树脂制成，所述无机绝缘层与所述有机绝缘层的刻蚀选择比不低于10，所述步骤20包括:步骤21、将掩膜板设置在所述有机绝缘层的上方，对所述有机绝缘层和所述无机绝缘层进行构图，所述掩膜板包括不透光区、透光区和半透光区，所述透光区与所述小孔部对应，所述半透光区与所述大孔部对应；步骤22、对所述有机绝缘层进行显影，并随后对显影后的所述有机绝缘层以及所述无机绝缘层进行刻蚀，以形成穿过所述有机绝缘层和所述无机绝缘层的所述过孔。优选地，在所述步骤30中，通过喷墨打印的方法形成所述像素电极。优选地，所述制造方法还包括:步骤40、对所述薄膜晶体管进行退火处理，退火温度为200°C至600°C，退火保温时间为30min至3h。作为本专利技术的再一个方面，提供一种阵列基板，其中，该阵列基板包括至少一个本专利技术所提供的上述的像素单元。作为本专利技术的还一个方面，还提供一种显示装置，该显示装置包括阵列基板，其中，所述阵列基板为本专利技术所提供的上述阵列基板。在本专利技术中，由于过孔为阶梯孔，因此，像素电极可以与过孔的上端面之间形成良好的接触角度，从而可以防止像素电极在于过孔的连接处断裂。本专利技术所提供的薄膜晶体管不仅具有较小的寄生电容，而且所述阵列基板的像素电极不容易断裂。【专利附图】【附图说明】附图是用来提供对本专利技术的进一步理解，并且构成说明书的一部分，与下面的【具体实施方式】一起用于解释本专利技术，但并不构成对本专利技术的限制。在附图中:图1是现有技术中一种阵列基板的像素单元的结构示意图；图2是本专利技术所提供的像素单元的一种实施方式的结构示意图；图3是本专利技术所提供的像素单元的另一种实施方式的结构示意图；和图4是本专利技术所提供的像素单元的制造方法的流程图；图5是展示本专利技术所提供的像素单元的制造方法的图解。附图标记说明100:薄膜晶体管110:源极120:漏极130:栅极140:有机绝缘层150:无机绝缘层160:有源层170:栅绝缘层180:欧姆接触层200:像素电极300:过孔310:大孔部320:小孔部 【具体实施方式】以下结合附图对本专利技术的【具体实施方式】进行详细说明。应当理解的是，此处所描述的【具体实施方式】仅用于说明和解释本专利技术，并不用于限制本专利技术。在本专利技术中所用到的方位词“上、下”是指图2中的“上、下”方向。如图2所示，作为本专利技术的一个方面提供一种像素单元，该像素单元包括薄膜晶体管100和像素电极200，薄膜晶体管100包括栅极130、源极110和漏极120，像素电极200通过过孔300与漏极120电连接，且过孔300的上端面与像素电极200相连接，过孔300的下端面与薄膜晶体管100的漏极120相连接，其中，过孔300为阶梯孔，且过孔300的上端面的面积大于该过孔300的下端面的面积。为了减小寄生电容,通常,薄膜晶体管100的源极110和漏极120上方设置有较厚的有机绝缘层140。过孔300贯穿有机绝缘层140到达漏极120。将过孔300设置为阶梯孔，并且将过孔300的面积较大的上端面与像素电极200相连。在本专利技术中，由于过孔300为阶梯孔，因此，像素电极200可以与过孔300的上端面之间本文档来自技高网...

【技术保护点】
一种像素单元，至少包括薄膜晶体管和像素电极，所述薄膜晶体管至少包括栅极、源极和漏极，所述像素电极通过过孔与所述漏极电连接，且所述过孔的上端面与所述像素电极相连接，所述过孔的下端面与所述漏极相连接，其特征在于，所述过孔为阶梯孔，且所述过孔的上端面的面积大于所述过孔的下端面的面积。

【技术特征摘要】

【专利技术属性】
技术研发人员：孔祥永，王东方，成军，孙宏达，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：