薄膜晶体管阵列面板制造技术

本发明专利技术提供了一种薄膜晶体管阵列面板。该薄膜晶体管阵列面板包括：半导体层，设置在绝缘基底上；栅电极，与半导体层叠置；源电极和漏电极，与半导体层叠置；第一阻挡层，设置在源电极和半导体层之间；以及第二阻挡层，设置在漏电极和半导体层之间，其中，第一阻挡层和第二阻挡层包括镍-铬（Ni-Cr）。

【技术实现步骤摘要】
【专利摘要】本专利技术提供了一种薄膜晶体管阵列面板。该薄膜晶体管阵列面板包括：半导体层，设置在绝缘基底上；栅电极，与半导体层叠置；源电极和漏电极，与半导体层叠置；第一阻挡层，设置在源电极和半导体层之间；以及第二阻挡层，设置在漏电极和半导体层之间，其中，第一阻挡层和第二阻挡层包括镍-铬（Ni-Cr）。【专利说明】薄膜晶体管阵列面板
本专利技术涉及一种薄膜晶体管阵列面板。
技术介绍
显示装置通常包括与每个像素相关的薄膜晶体管，用于切换将被施加到像素的电压导通和截止。薄膜晶体管包括被施加开关信号的栅电极、被施加数据电压的源电极和输出数据电压的漏电极，从而形成开关元件。此外，薄膜晶体管包括有源层作为与栅电极、源电极和漏电极叠置的沟道层。有源层包括非晶硅作为半导体材料。然而，随着显示器的尺寸变得更大，需要电子迁移率更高的薄膜晶体管。具体地讲，当前被用作有源层的非晶硅的电子迁移率低，并且通过昂贵的诸如CVD、溅射等的基于真空的沉积设备来制造非晶硅。因此，会期望开发电子迁移率高的能容易制造并能应用低成本的涂覆工艺或印刷工艺的氧化物半导体。此外，已出现使用电阻率低的金属形成布线来提高电流迁移速率的方法。然而，当使用电阻率低的金属形成薄膜晶体管的电极时，在氧化物半导体与电极的金属之间产生不必要的反应。结果，氧化物半导体与电极的金属之间的附着性低，使得它们可能彼此分开。这可能增大电极的电阻率并劣化半导体的性能。在该
技术介绍
部分中公开的以上信息仅用于增强对背景的理解，因此，它可能包含未形成对本领域普通技术人员来讲已知的现有技术的信息。
技术实现思路
提供了一种包括由电阻率低的金属制成的电极的薄膜晶体管阵列面板，其中，通过防止氧化物半导体与形成电极的金属之间的不必要和不期望的反应并通过提高氧化物半导体与电极的金属之间的附着性，防止了薄膜晶体管的性能劣化。薄膜晶体管阵列面板包括:半导体层，设置在绝缘基底上；栅电极，与半导体层叠置；源电极和漏电极，与半导体层叠置；第一阻挡层，设置在源电极和半导体层之间；以及第二阻挡层，设置在漏电极和半导体层之间，其中，第一阻挡层和第二阻挡层包括镍-铬(N1-Cr)。半导体层可以包括氧化物半导体。源电极和漏电极可以包括铜、铝和银中的至少一种。第一阻挡层和第二阻挡层可以包括从钒(V )、钛(Ti )、锆(Zr )、铝(Al)、铁(Fe )、铟(In)、钽(Ta)、锰(Mn)、镁(Mg)、铬(Cr)、钥(Mo)、钴(Co)、镍(Ni)、锡(Sn)、钨(W)、铌(Nb)和钕(Nd)选择的至少一种元素。薄膜晶体管阵列面板还可以包括:第一保护层，设置在源电极的表面中的未设置第一阻挡层的源电极的表面上；以及第二保护层，设置在漏电极的表面中的未设置第二阻挡层的漏电极的表面上，并且第一保护层和第二保护层可以包括镍-铬。薄膜晶体管阵列面板还可以包括设置在栅电极下面的第三阻挡层，其中，栅电极包括铜、铝和银中的至少一种，并且其中，第三阻挡层可以包括镍-铬。还可以包括设置在栅电极上的第三保护层，其中，第三保护层可以包括镍-铬。【专利附图】【附图说明】图1是根据示例性实施例的薄膜晶体管阵列面板的剖视图。图2是根据另一示例性实施例的薄膜晶体管阵列面板的剖视图。图3是根据另一示例性实施例的薄膜晶体管阵列面板的剖视图。图4A和图4B是示出根据一个实验示例的布线的电阻率的曲线图。图5是示出根据一个实验示例的布线的沉积结果的电子显微照片。【具体实施方式】在下文中，将参照附图更充分地描述示例性实施例，附图中示出了示例性实施例。如本领域技术人员将认识到的，在完全不脱离本专利技术的精神或范围的情况下，可以以各种不同的方式改变所描述实施例。在附图中，为了清楚起见，夸大了层、膜、面板、区域等的厚度。在整个说明书中，相似的标号表示相似的元件。将理解的是，当诸如层、膜、区域或阵列面板的元件被称作“在”另一元件“上”时，它可以直接在所述另一元件上，或者也可以存在中间元件。相反，当元件被称作“直接在”另一元件“上”时，不存在中间元件。图1是根据示例性实施例的薄膜晶体管阵列面板的剖视图。参照图1，薄膜晶体管阵列面板100包括绝缘基底110、栅电极120、栅极绝缘层130、半导体层150、源电极171、漏电极172、第一阻挡层161和第二阻挡层162。绝缘基底110可以由例如塑料制成。栅电极120设置在绝缘基底110上。栅电极120可以连接到传输栅极信号的栅极线。例如，栅电极120可以由诸如铝(Al)和铝合金的铝系金属、诸如银(Ag)和银合金的银系金属、诸如铜(Cu)和铜合金的铜系金属、诸如钥(Mo)和钥合金的钥系金属、铬(Cr)、钛(Ti)、钽(Ta)等形成。然而，根据示例性实施例的栅电极120不限于此，栅电极120可以由各种金属和导体制成。栅极绝缘层130形成在包括栅电极120的栅极线和绝缘基底110上。栅极绝缘层130可以由例如氧化硅(SiOx)、氮化硅(SiNx)或氮氧化硅(SiON)形成。此外，栅极绝缘层130可以具有例如氮化硅和氧化硅的多层结构。在这种情况下，氮化硅层形成在绝缘基底110上，氧化硅层形成在氮化硅层上，从而氧化硅层可以接触半导体层，下面将对此进行描述。在栅极绝缘层130是氮氧化硅层的情况下，氮氧化硅层中的氧含量可以具有浓度梯度。具体地讲，栅极绝缘层130中的氧含量可以随着更接近氧化物半导体层150而变得更高。氧化物半导体层150与具有更高氧含量的氮氧化硅层接触，因此，能够通过降低氧化物半导体层150中的氧不足而防止沟道层的劣化。半导体层150形成在栅极绝缘层130上。半导体层150与栅电极120叠置。半导体层150可以是例如氧化物半导体。氧化物半导体可以包括例如以锌(Zn)、镓(Ga)、锡(Sn)或铟(In)为基础的氧化物或者作为它们的复合氧化物的氧化锌(ZnO)、氧化铟镓锌(InGaZn04)、氧化铟锌(Zn-1n-O)或氧化锌锡(Zn-Sn-0)。可以通过诸如喷墨印刷的溶液工艺来使氧化物半导体成层。具体地讲，半导体层150可以是诸如IGZO(In-Ga-Zn-O )、GZO (Ga-Zn-O )、IZO (In-Zn-O)或 HIZO (Hf-1n-Zn-O)的氧化物半导体。然而，半导体层150可以包括例如非晶硅或多晶硅。源电极171和漏电极172设置在半导体层150上。源电极171可以连接到传输数据信号的数据线。例如，源电极171和漏电极172可以由诸如包括铜(Cu)或铜合金的含铜金属、包括铝(Al)或铝合金的含铝金属或者包括银(Ag)或银合金的含银金属的电阻率低的金属制成。然而，根据示例性实施例的源电极171和漏电极172不限于此，源电极171和漏电极172可以由电阻率低的各种金属和导体制成。漏电极172可以电连接到像素电极(未示出)，施加到像素电极的电压和施加到对电极(未示出)的电压形成电场，从而根据电场实现灰度表现(例如，关于穿过电极之间的液晶层的光透射率，或者通过发光二极管的激发)。第一阻挡层161设置在源电极171和半导体层150之间，第二阻挡层162设置在漏电极172和半导体层150之间。第一阻挡层161和第二阻挡层162包括例如镍-铬(NiCr)。具体地讲，第一阻挡层161和第二阻挡层162可以本文档来自技高网...

【技术保护点】
一种薄膜晶体管阵列面板，所述薄膜晶体管阵列面板包括：半导体层，设置在绝缘基底上；栅电极，与半导体层叠置；源电极和漏电极，与半导体层叠置；第一阻挡层，设置在源电极和半导体层之间；以及第二阻挡层，设置在漏电极和半导体层之间，其中，第一阻挡层和第二阻挡层包括镍?铬。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：金暻鍱，金柄范，朴俊龙，郑敞午，寗洪龙，李东敏，
申请(专利权)人：三星显示有限公司，
类型：发明
国别省市：