晶片封装体及其形成方法技术

本发明专利技术提供一种晶片封装体及其形成方法，该晶片封装体包括：一基底，具有一第一表面及一第二表面；一元件区，位于该基底之中；一导电垫结构，设置于该基底上，且电性连接该元件区；一间隔层，设置于该基底之该第一表面之上；一第二基底，设置于该间隔层之上，其中该第二基底、该间隔层、及该基底共同于该元件区上围出一空腔；以及一穿孔，自该第二基底之一表面朝该基底延伸，其中该穿孔连通该空腔。本发明专利技术可显著缩减晶片封装体的尺寸、可大量生产晶片封装体、以及可降低制程成本和时间。

【技术实现步骤摘要】
晶片封装体及其形成方法
本专利技术有关于晶片封装体及其形成方法，且特别是有关于以晶圆级封装制程所形成的晶片封装体。
技术介绍
晶片封装制程是形成电子产品过程中的重要步骤。晶片封装体除了将晶片保护于其中，使其免受外界环境污染外，还提供晶片内部电子元件与外界的电性连接通路。如何缩减晶片封装体的尺寸、大量生产晶片封装体以及降低制程成本和时间已成为重要课题。
技术实现思路
本专利技术提供一种晶片封装体，包括：一基底，具有一第一表面及一第二表面；一元件区，位于该基底之中；一导电垫结构，设置于该基底上，且电性连接该元件区；一间隔层，设置于该基底的该第一表面之上；一第二基底，设置于该间隔层之上，其中该第二基底、该间隔层、及该基底共同于该元件区上围出一空腔；以及一穿孔，自该第二基底的一表面朝该基底延伸，其中该穿孔连通该空腔。本专利技术提供一种晶片封装体的形成方法，包括：提供一基底，该基底具有一第一表面及一第二表面，其中一元件区形成于该基底之中，及一导电垫结构，设置于该基底上，且电性连接该元件区；于该基底之该第一表面上形成一间隔层；于该间隔层上设置一第二基底，其中该第二基底、该间隔层、及该基底共同于该元件区上围出一空腔；以及自该第二基底之一表面移除部分的该第二基底以形成朝该基底延伸之一穿孔，其中该穿孔连通该空腔。本专利技术提供一种晶片封装体的形成方法，包括：提供一基底，该基底具有一第一表面及一第二表面，其中一元件区形成于该基底之中，及一导电垫结构，设置于该基底上，且电性连接该元件区；提供一第二基底；于该第二基底上形成一间隔层；将于该间隔层接合于该基底之该第一表面上，其中该第二基底、该间隔层、及该基底共同于该元件区上围出一空腔；以及自该第二基底之一表面移除部分的该第二基底以形成朝该基底延伸之一穿孔，其中该穿孔连通该空腔。本专利技术可显著缩减晶片封装体的尺寸、可大量生产晶片封装体、以及可降低制程成本和时间。附图说明图1A至图1J显示根据本专利技术一实施例的晶片封装体的制程剖面图。图2A至图2F显示根据本专利技术一实施例的晶片封装体的制程剖面图。图3A至图3D分别显示根据本专利技术实施例的晶片封装体的剖面图。具体实施方式以下将详细说明本专利技术实施例的制作与使用方式。然应注意的是，本专利技术提供许多可供应用的专利技术概念，其可以多种特定形式实施。文中所举例讨论的特定实施例仅为制造与使用本专利技术的特定方式，非用以限制本专利技术的范围。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本专利技术，不代表所讨论的不同实施例及/或结构之间必然具有任何关连性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。本专利技术一实施例的晶片封装体可用以封装光电元件，例如光感测元件或发光元件。然其应用不限于此，例如在本专利技术的晶片封装体的实施例中，其可应用于各种包含有源元件或无源元件(activeorpassiveelements)、数字电路或模拟电路(digitaloranalogcircuits)等集成电路的电子元件(electroniccomponents)，例如是有关于光电元件(optoelectronicdevices)、微机电系统(MicroElectroMechanicalSystem;MEMS)、微流体系统(microfluidicsystems)或利用热、光线及压力等物理量变化来测量的物理感测器(PhysicalSensor)。特别是可选择使用晶圆级封装(waferscalepackage;WSP)制程对影像感测元件、发光二极管(light-emittingdiodes;LEDs)、太阳能电池(solarcells)、射频元件(RFcircuits)、加速计(accelerators)、陀螺仪(gyroscopes)、微制动器(microactuators)、表面声波元件(surfaceacousticwavedevices)、压力感测器(processsensors)、喷墨头(inkprinterheads)或功率金氧半电晶体晶片(powerMOSFETchips)等半导体晶片进行封装。其中上述晶圆级封装制程主要指在晶圆阶段完成封装步骤后，再予以切割成独立的封装体，然而，在一特定实施例中，例如将已分离的半导体晶片重新分布在一承载晶圆上，再进行封装制程，亦可称之为晶圆级封装制程。另外，上述晶圆级封装制程亦适用于借堆叠(stack)方式安排具有集成电路的多片晶圆，以形成多层集成电路(multi-layerintegratedcircuitdevices)的晶片封装体。在一实施例中，上述切割后的封装体为一晶片尺寸封装体(CSP，chipscalepaclage)。晶片尺寸封装体(CSP)的尺寸可仅略大于所封装的晶片。例如，晶片尺寸封装体的尺寸不大于所封装晶片的尺寸的120%。图1A至图1J显示根据本专利技术一实施例的晶片封装体的制程剖面图。如图1A所示，提供基底100，其具有表面100a及表面100b。基底100可为半导体基底。在一实施例中，基底100为半导体晶圆，例如硅晶圆。在一实施例中，基底100之中形成有元件区102。元件区102中例如形成有(但不限于)温度感测元件、湿度感测元件、压力感测元件、或前述的组合。在一实施例中，元件区102于表面100a露出。元件区102中的元件可例如通过内连线(未显示)而与设置于基底100上的导电垫结构104电性连接。在一实施例中，导电垫结构104可形成于基底100上的介电层(未显示)之中。导电垫结构104可由多个彼此堆叠的导电垫、单一导电垫、或多个导电垫及其间的内连线结构所构成。接着，如图1B所示，于基底100的表面100a上形成间隔层106。在一实施例中，间隔层106包括环氧树脂、硅胶基高分子、无机材料、或前述的组合。在一实施例中，间隔层106包括光致抗蚀剂材料而可通过曝光及显影制程而图案化。在一实施例中，间隔层106具有大抵平坦的上表面。在一实施例中，间隔层106大抵不吸收水气。如图1C所示，接着于间隔层106上设置基底108。基底108、间隔层106、及基底100可共同于元件区102上围出空腔110。基底108可例如为半导体基底、金属基底、高分子基底、陶瓷基底、或前述的组合。在一实施例中，基底108可为不透光基底(对于可见光或红外光而言)。在一实施例中，间隔层106可直接接触基底108。此外，在一实施例中，间隔层106本身具有黏性而可接合基底100及基底108。因此，间隔层106可不与任何的粘着胶接触，因而确保间隔层106的位置不因粘着胶而移动。再者，由于不需使用粘着胶，可避免粘着胶溢流而污染元件区102。为了形成与导电垫结构104电性连接的导电线路，可选择性于基底100中形成穿基底导电结构。然应注意的是，本专利技术实施例不限于此。在其他实施例中，可选用其他导电线路(例如，焊线)形成与导电垫结构104之间的电性连接。以下，将以于基底100中形成穿基底导电结构的实施例为例进行本专利技术的说明。如图1D所示，可选择性自基底100的表面100b薄化基底100。例如，可对基底100的表面100b进行机械研磨制程、化学机械研磨制程、蚀刻制程、或前述的组合以将基底10本文档来自技高网...

【技术保护点】
一种晶片封装体，其特征在于，包括：一基底，具有一第一表面及一第二表面；一元件区，位于该基底之中；一导电垫结构，设置于该基底上，且电性连接该元件区；一间隔层，设置于该基底的该第一表面之上；一第二基底，设置于该间隔层之上，其中该第二基底、该间隔层、及该基底共同于该元件区上围出一空腔；以及一穿孔，自该第二基底的一表面朝该基底延伸，其中该穿孔连通该空腔。

【技术特征摘要】
2012.05.18 US 61/649,1891.一种晶片封装体，其特征在于，包括：一基底，具有一第一表面及一第二表面；一元件区，位于该基底之中；一导电垫结构，设置于该基底上，且电性连接该元件区；一间隔层，设置于该基底的该第一表面之上；一第二基底，设置于该间隔层之上，其中该第二基底、该间隔层、及该基底共同于该元件区上围出一空腔；一穿孔，自该第二基底的一表面朝该基底延伸，其中该穿孔连通该空腔，且该导电垫结构未暴露于该穿孔下；以及一光敏感区，位于该基底的该第一表面上，其中该光敏感区位于该导电垫结构与该元件区之间。2.根据权利要求1所述的晶片封装体，其特征在于，该元件区包括一温度感测元件、一湿度感测元件、一压力感测元件、或前述的组合。3.根据权利要求1所述的晶片封装体，其特征在于，还包括：一孔洞，自该基底的该第二表面朝该导电垫结构延伸；一导线层，设置于该基底的该第二表面上，且延伸进入该孔洞而电性连接该导电垫结构；以及一绝缘层，设置于该导线层与该基底之间。4.根据权利要求3所述的晶片封装体，其特征在于，还包括：一保护层，设置于该基底的该第二表面上，且具有露出该导线层的一开口；以及一导电凸块，设置于该开口中，且电性接触该导线层。5.根据权利要求1所述的晶片封装体，其特征在于，该穿孔直接露出该元件区。6.根据权利要求1所述的晶片封装体，其特征在于，该穿孔不直接露出该元件区。7.根据权利要求1所述的晶片封装体，其特征在于，还包括一第二穿孔，自该第二基底的该表面朝该基底延伸，其中该第二穿孔连通该空腔。8.根据权利要求1所述的晶片封装体，其特征在于，还包括一覆盖胶带，设置于该第二基底的该表面上，且覆盖该穿孔。9.根据权利要求1所述的晶片封装体，其特征在于，该第二基底包括一半导体基底、一金属基底、一高分子基底、一陶瓷基底、或前述的组合。10.根据权利要求1所述的晶片封装体，其特征在于，该间隔层直接接触该第二基底。11.根据权利要求1所述的晶片封装体，其特征在于，该间隔层的最靠近该穿孔的一侧边不与该穿孔的一侧壁共平面。12.根据权利要求1所述的晶片封装体，其特征...

【专利技术属性】
技术研发人员：刘建宏，
申请(专利权)人：精材科技股份有限公司，
类型：发明
国别省市：