半导体集成器件及其制作方法技术

本发明专利技术实施例公开了一种半导体集成器件及其制作方法，该器件包括：有源区和多个浅槽隔离区，第一浅槽隔离区表面内具有一开口；位于开口底部和侧壁的隔离层；位于隔离层表面上的电阻；位于有源区表面上的金属栅极；电阻上表面低于所述金属栅极的上表面，下表面低于有源区表面，电阻与有源区电性绝缘。本发明专利技术通过在第一浅槽隔离区内形成开口，使开口的底面低于有源区表面，将电阻设置在所述开口内，在电阻结构形成后再形成伪栅，通过控制所述开口的深度，使电阻的阻值满足设计要求的基础上，控制伪栅表面高于电阻表面，避免了在第一介质层平坦化以及金属栅层平坦化过程中损伤到电阻表面，使电阻的阻值满足设计要求，提高了半导体集成器件的良率。

【技术实现步骤摘要】
半导体集成器件及其制作方法
本专利技术涉及半导体
，尤其涉及一种半导体集成器件及其制作方法。
技术介绍
随着半导体器件集成度的不断提高，往往需要将多种类型的器件集成在一起进行制作，如将多晶硅电阻与MOS器件在同一工艺过程中制作，并且，随着半导体工艺技术节点的降低，传统采用材料为二氧化硅的栅介质层和材料为多晶硅的栅电极层的MOS器件出现了漏电量增加和栅电极层损耗等问题，为解决该问题，现有技术中提出了采用高K材料代替二氧化硅制作栅介质层，采用金属材料代替多晶硅制作栅电极层（简称高K金属栅，HKMG），随之而来出现的将多晶硅电阻与采用HKMG工艺制作的MOS器件集成在一起的集成器件制作工艺也成为了现在研究的热点。在美国专利US6406956中提供了一种集成多晶硅电阻和高K金属栅的半导体器件及其制作方法，该方法流程图如图1所示，包括：步骤S101：提供基底，所述基底包括有源区和隔离区、位于所述有源区表面上的伪栅、位于所述隔离区表面上的多晶硅电阻，所述多晶硅电阻与伪栅同时形成；步骤S102：在所述基底表面上形成第一介质层，所述第一介质层为第零层间介质层（ILD0），并平坦化ILD0，暴露出伪栅和多晶硅电阻表面；步骤S103a：在多晶硅电阻表面上形成保护层；步骤S104：以所述保护层为掩膜，去除所述伪栅，形成沟槽；步骤S105：去除所述多晶硅电阻表面上的保护层；步骤S106：在所述沟槽底部形成高K介质层，在沟槽内的高K介质层上填充金属材料直至金属材料填满所述沟槽，以形成金属栅极层，此时金属栅极层同时覆盖了多晶硅电阻的表面；步骤S107：采用化学机械研磨（CMP）工艺磨抛金属栅极层表面，暴露出ILD0材料，即同时形成了金属栅极和多晶硅电阻。在实际生产过程中发现，采用上述方法制作出的半导体集成器件良率往往不符合要求，尤其是多晶硅电阻的阻值往往低于设计值。
技术实现思路
为解决上述技术问题，本专利技术实施例提供了一种半导体集成器件及其制作方法，将多晶硅电阻与高K金属栅集成，且多晶硅电阻的阻值满足了设计要求，提高了半导体集成器件的良率。为解决上述问题，本专利技术实施例提供了如下技术方案：一种半导体集成器件制作方法，包括：提供基底，所述基底包括有源区和多个浅槽隔离区、位于所述有源区表面上的第一阻挡层，所述第一阻挡层表面与所述多个浅槽隔离区表面齐平；去除第一浅槽隔离区内的部分填充材料，形成一开口，所述开口的底部低于所述有源区表面，所述开口的宽度与所述第一浅槽隔离区宽度相同；在基底表面上形成隔离层，所述隔离层覆盖所述开口的底部和侧壁，所述隔离层材料与所述有源区材料不同，且所述隔离层材料为电性绝缘材料；在所述隔离层表面上形成电阻形成层，所述电阻形成层材料填满所述开口；平坦化所述电阻形成层和隔离层，暴露出所述第一阻挡层表面，得到电阻结构；去除所述第一阻挡层；在所述有源区表面上形成伪栅，在所述第一浅槽隔离区表面内形成电阻，所述伪栅与所述电阻电学绝缘，且所述电阻表面低于所述伪栅表面；形成第一介质层，所述第一介质层覆盖伪栅表面、电阻表面、有源区表面及多个浅槽隔离区表面；平坦化所述第一介质层，仅暴露出所述伪栅表面；以所述第一介质层为掩膜，去除所述伪栅，在所述第一介质层表面内形成金属栅开口；填充所述金属栅开口，得到金属栅极。优选的，所述电阻的上表面低于所述金属栅极上表面5nm-40nm。优选的，所述电阻的下表面低于所述有源区表面5nm-100nm。优选的，所述电阻材料为多晶硅或掺杂的多晶硅。优选的，所述电阻的厚度为优选的，所述去除所述浅槽隔离区内的部分填充材料，形成一开口的过程具体为：采用光刻工艺在所述第一阻挡层表面上形成具有开口图形的第一感光层，所述开口图形的宽度大于或等于所述开口的宽度，且小于或等于第二浅槽隔离区和第三浅槽隔离区之间的宽度，所述第二浅槽隔离区和第三浅槽隔离区为距离所述第一浅槽隔离区最近的两个浅槽隔离区；以具有所述开口图形的第一感光层和所述第一阻挡层为掩膜，采用反应离子刻蚀或化学试剂刻蚀工艺去除未被所述第一感光层和第一阻挡层覆盖的第一浅槽隔离区的部分填充材料，形成所述开口。优选的，所述在所述有源区表面上形成伪栅，在所述第一浅槽隔离区表面内形成电阻的过程具体为：在基底表面上形成伪栅形成层；以具有伪栅图形的第二感光层为掩膜，采用反应离子刻蚀或化学试剂刻蚀工艺去除未被所述第二感光层覆盖的伪栅形成层材料，在所述有源区表面上形成伪栅，同时在所述第一浅槽隔离区表面内形成电阻。优选的，所述隔离层材料为氧化硅、氮氧化硅和氮碳化硅中的至少一种。优选的，所述形成第一介质层之前还包括：形成第二阻挡层，所述第二阻挡层覆盖伪栅表面、电阻表面、有源区表面及多个浅槽隔离区表面；形成所述第二阻挡层之后，在所述第二阻挡层表面上形成所述第一介质层。优选的，所述第一阻挡层和第二阻挡层材料为氮化硅、氮氧化硅和氮碳化硅中的至少一种。优选的，所述基底还包括，位于所述有源区和所述第一阻挡层之间的衬垫氧化层。优选的，所述填充所述金属栅开口，得到金属栅极的过程为：在所述金属栅开口的底部和侧壁形成栅介质层；在金属栅开口内填充栅金属，直至填满所述金属栅开口，形成栅金属层；去除所述第一介质层表面上的栅金属层材料和栅介质层材料，使所述第一介质层表面齐平，得到所述金属栅极。优选的，所述栅介质层材料为高K材料。优选的，所述栅介质层材料为氧化铪、氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽、和铌酸铅锌中的至少一种。优选的，所述栅金属层为单一覆层或多层堆叠结构。优选的，所述栅金属层为单一覆层时，所述栅金属层材料为铝、铜、银、金、铂、镍、钛、钴、铊、钽、钨、硅化钨、钨化钛、氮化钛、氮化铊、碳化铊、镍铂或氮硅化铊。优选的，所述栅金属层为多层堆叠结构时，所述栅金属层包括：位于所述栅介质层表面上的功函数层；位于所述功函数层表面上的第二栅金属层，所述第二栅金属层材料可以为铝、铜、银、金、铂、镍、钛、钴、铊、钽、钨、硅化钨、钨化钛、氮化钛、氮化铊、碳化铊、镍铂或氮硅化铊。优选的，所述功函数层材料为钛、氮化钛、铊、钛铝或氮化铊。优选的，所述在所述有源区表面上形成伪栅，在所述第一浅槽隔离区表面内形成电阻之后还包括：在位于所述伪栅两侧的有源区表面上形成侧墙；在位于所述伪栅两侧的有源区表面内形成源和漏。优选的，形成所述金属栅极之后，还包括：在所述第一介质层表面上形成第二介质层；形成贯穿所述第二介质层和第一介质层的多个通孔，暴露出源漏材料、金属栅极材料和电阻两端；在所述多个通孔内填充连接线金属，形成插塞，以对所述半导体集成器件进行电连接。优选的，所述第一介质层和第二介质层的材料为氧化硅、B掺杂或P掺杂的氧化硅、或同时掺杂B元素和P元素的氧化硅。本专利技术实施例还公开了一种半导体集成器件，包括：有源区和多个浅槽隔离区，其中第一浅槽隔离区表面内具有一开口；位于所述开口底部和侧壁的隔离层；位于所述隔离层表面上的电阻；位于所述有源区表面上的金属栅极；其中，所述电阻上表面低于所述金属栅极的上表面，所述电阻的下表面低于所述有源区表面，所述电阻与所述有源区电性绝缘。优选的，所述金属栅极包括：位于所述有源区表面上的栅介质层；位于所述栅介质层表面上的栅本文档来自技高网...

【技术保护点】
一种半导体集成器件制作方法，其特征在于，包括：提供基底，所述基底包括有源区和多个浅槽隔离区、位于所述有源区表面上的第一阻挡层，所述第一阻挡层表面与所述多个浅槽隔离区表面齐平；去除第一浅槽隔离区内的部分填充材料，形成一开口，所述开口的底部低于所述有源区表面，所述开口的宽度与所述第一浅槽隔离区宽度相同；在基底表面上形成隔离层，所述隔离层覆盖所述开口的底部和侧壁，所述隔离层材料与所述有源区材料不同，且所述隔离层材料为电性绝缘材料；在所述隔离层表面上形成电阻形成层，所述电阻形成层材料填满所述开口；平坦化所述电阻形成层和隔离层，暴露出所述第一阻挡层表面，得到电阻结构；去除所述第一阻挡层；在所述有源区表面上形成伪栅，在所述第一浅槽隔离区表面内形成电阻，所述伪栅与所述电阻电学绝缘，且所述电阻表面低于所述伪栅表面；形成第一介质层，所述第一介质层覆盖伪栅表面、电阻表面、有源区表面及多个浅槽隔离区表面；平坦化所述第一介质层，仅暴露出所述伪栅表面；以所述第一介质层为掩膜，去除所述伪栅，在所述第一介质层表面内形成金属栅开口；填充所述金属栅开口，得到金属栅极。

【技术特征摘要】
1.一种半导体集成器件制作方法，其特征在于，包括：提供基底，所述基底包括有源区和多个浅槽隔离区、位于所述有源区表面上的第一阻挡层，所述第一阻挡层表面与所述多个浅槽隔离区表面齐平；去除第一浅槽隔离区内的部分填充材料，形成一开口，所述开口的底部低于所述有源区表面，所述开口的宽度与所述第一浅槽隔离区宽度相同；在基底表面上形成隔离层，所述隔离层覆盖所述开口的底部和侧壁，所述隔离层材料与所述有源区材料不同，且所述隔离层材料为电性绝缘材料；在所述隔离层表面上形成电阻形成层，所述电阻形成层材料填满所述开口；平坦化所述电阻形成层和隔离层，暴露出所述第一阻挡层表面，得到电阻结构；去除所述第一阻挡层；在所述有源区表面上形成伪栅，在所述第一浅槽隔离区表面内形成电阻，所述伪栅与所述电阻电学绝缘，且所述电阻表面低于所述伪栅表面；形成第一介质层，所述第一介质层覆盖伪栅表面、电阻表面、有源区表面及多个浅槽隔离区表面；平坦化所述第一介质层，仅暴露出所述伪栅表面；以所述第一介质层为掩膜，去除所述伪栅，在所述第一介质层表面内形成金属栅开口；填充所述金属栅开口，得到金属栅极。2.根据权利要求1所述的半导体集成器件制作方法，其特征在于，所述电阻的上表面低于所述金属栅极上表面5nm-40nm。3.根据权利要求2所述的半导体集成器件制作方法，其特征在于，所述电阻的下表面低于所述有源区表面5nm-100nm。4.根据权利要求1所述的半导体集成器件制作方法，其特征在于，所述电阻材料为非掺杂的多晶硅或掺杂的多晶硅。5.根据权利要求4所述的半导体集成器件制作方法，其特征在于，所述电阻的厚度为6.根据权利要求1所述的半导体集成器件制作方法，其特征在于，所述去除所述浅槽隔离区内的部分填充材料，形成一开口的过程具体为：采用光刻工艺在所述第一阻挡层表面上形成具有开口图形的第一感光层，所述开口图形的宽度大于或等于所述开口的宽度，且小于或等于第二浅槽隔离区和第三浅槽隔离区之间的宽度，所述第二浅槽隔离区和第三浅槽隔离区为距离所述第一浅槽隔离区最近的两个浅槽隔离区；以具有所述开口图形的第一感光层和所述第一阻挡层为掩膜，采用反应离子刻蚀或化学试剂刻蚀工艺去除未被所述第一感光层和第一阻挡层覆盖的第一浅槽隔离区的部分填充材料，形成所述开口。7.根据权利要求1所述的半导体集成器件制作方法，其特征在于，所述在所述有源区表面上形成伪栅，在所述第一浅槽隔离区表面内形成电阻的过程具体为：在基底表面上形成伪栅形成层；以具有伪栅图形的第二感光层为掩膜，采用反应离子刻蚀或化学试剂刻蚀工艺去除未被所述第二感光层覆盖的伪栅形成层材料，在所述有源区表面上形成伪栅，同时在所述第一浅槽隔离区表面内形成电阻。8.根据权利要求1所述的半导体集成器件制作方法，其特征在于，所述隔离层材料为氧化硅、氮氧化硅和氮碳化硅中的至少一种。9.根据权利要求1所述的半导体集成器件制作方法，其特征在于，所述形成第一介质层之前还包括：形成第二阻挡层，所述第二阻挡层覆盖伪栅表面、电阻表面、有源区表面及多个浅槽隔离区表面；形成所述第二阻挡层之后，在所述第二阻挡层表面上形成所述第一介质层。10.根据权利要求9所述的半导体集成器件制作方法，其特征在于，所述第一阻挡层和第二阻挡层材料为氮化硅、氮氧化硅和氮碳化硅中的至少一种。11.根据权利要求1所述的半导体集成器件制作方法，其特征在于，所述基底还包括，位于所述有源区和所述第一阻挡层之间的衬垫氧化层。12.根据权利要求1-11任一项所述的半...

【专利技术属性】
技术研发人员：洪中山，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：