半导体器件的制造方法技术

本发明专利技术涉及一种半导体器件的制造方法，包括：利用定向自组装材料在第一导电材料层上形成具有孔的第一掩模，所述孔露出所述第一导电材料层的表面的一部分；利用该第一掩模对所述第一导电材料层进行刻蚀，以在所述导电材料层的所述表面中形成浅的凹陷；去除所述第一掩模；以第二材料填充所述凹陷，从而形成第二掩模；利用该第二掩模对所述第一导电材料层进行刻蚀，以在所述第一导电材料层中形成导电柱。

【技术实现步骤摘要】

本专利技术涉及半导体
，尤其涉及。
技术介绍
逻辑无源器件(诸如，金属-绝缘体-金属(MIM)电容器对于器件性能的优化变得日益重要。并且，MM电容器的面积需要随着当前对尺寸缩减的要求而减小。对于存储器用电容器也存在着同样的要求。在美国专利N0.7241695中公开了一种利用纳米微粒制造导电材料柱的方法，其可以用于制造MIM电容器。然而，纳米的微粒的位置的可控性是较差的。因此，需要制造尺寸减小的无源器件的方法。
技术实现思路
根据本专利技术一个方面，提供了一种，其特征在于，所述方法包括:利用第一材料在第一导电材料层上形成具有孔的第一掩模，所述孔露出所述第一导电材料层的表面的一部分；利用该第一掩模对所述第一导电材料层进行刻蚀，以在所述导电材料层的露出的表面中形成凹陷；去除所述第一掩模；以第二材料填充所述凹陷，从而形成第二掩模；利用该第二掩模对所述第一导电材料层进行刻蚀，以在所述第一导电材料层中形成导电材料柱，其中所述第一材料是自组装材料。优选地，所述第一导电材料是金属，所述第二材料是硬掩模材料。优选地，所述第二材料是硅的氧化物或硅的氮化物。优选地，所述自组装材料包括嵌段共聚物，所述嵌段共聚物的组分彼此不混溶。优选地，以第二材料填充所述凹陷从而形成第二掩模的步骤可以包括:在所述导电材料层上沉积所述第二材料，以至少填满所述凹陷；以及对所述第二材料进行回刻，以使得仅所述凹陷中的第二材料被保留。优选地，所述方法还包括:去除所述第二掩模。优选地，所述方法还包括:形成绝缘材料层以至少覆盖所述导电柱；以及在所形成的绝缘材料层上形成第二导电材料层。优选地，所述绝缘材料层被形成为至少填满所述导电材料柱之间的空间。优选地，通过保形沉积来形成所述绝缘材料层。优选地，所述第二导电材料包括金属。优选地，所述孔具有IOnm至50nm的直径。优选地，所述凹陷的深度为30nm至80nm。优选地，利用等离子化学汽相沉积、原子层沉积、或者自由基辅助原子层沉积，来沉积所述第二材料，以填充所述凹陷。优选地，所述利用自组装材料在第一导电材料层上形成具有孔的第一掩模包括:在所述第一导电材料层上形成约束图案；在所述第一导电材料层上形成由所述自组装材料形成的层，其中所述约束图案使得在自组装后在由所述自组装材料形成的层中形成由第一组分的域所形成的柱，所述柱被第二组分材料的域所围绕；以及去除由第一组分的域所形成的柱，从而形成具有所述孔的所述第一掩模。优选地，所述方法还包括:去除所述约束图案。根据本专利技术，可以简化MM器件的制造工艺和成本，并可以改善导电材料柱的形态。并且本专利技术可以和其他图案化技术相结合，从而可以实现更小尺寸的器件。从下面结合附图的具体描述，本专利技术的其他的优点、目的、方面将变得更加明了。附图说明本申请包含附图。附图与说明书一起用于说明本专利技术的原理。通过参考附图阅读下面的详细描述，将更好地理解本专利技术。图1-8示出了根据本专利技术实施例的的示例，具体的:图1是示出了利用第一材料在第一导电材料层上形成第一掩模的步骤的示意图；图2是示出了利用第一掩模对第一导电材料层进行刻蚀以在导电材料层的露出的表面中形成凹陷的步骤的示意图；图3是示出了以第二材料填充所述凹陷从而形成第二掩模的步骤的示意图；图4是示出了利用该第二掩模对第一导电材料层进行刻蚀以在所述第一导电材料层中形成导电材料柱的步骤的示意图；图5是示出了将第二掩模去除的步骤的示意图；图6A和6B是示出了形成绝缘材料层以至少覆盖所述导电材料柱的步骤的示意图；图7A和7B是示出了在所形成的绝缘材料层上形成第二导电材料层的步骤的示意图；以及图8A和SB是示出了示意性地说明形成第一掩模的方法的具体示例的示意图。应当理解，这些附图仅仅是示例性的，而不是限制本专利技术的范围。在附图中，各组成部分并未严格按比例或严格按实际形状示出，其中的某些组成部分(例如，层或部件)可以被相对于其他的一些放大，以便更加清楚地说明本专利技术的原理。并且，那些可能导致使得本专利技术的要点模糊的细节并未在附图中示出。具体实施例方式下面将结合附图说明本专利技术的实施例。图1-8示出了根据本专利技术实施例的。如图1所不,利用第一材料在第一导电材料层101上形成第一掩模103。优选地，所述第一导电材料可以是金属。所述第一材料优选是自组装材料。所述自组装材料可以包括嵌段共聚物，构成所述嵌段共聚物的组分彼此不混溶。第一掩模中可以形成有孔105。优选地，所述孔105可以是基本圆形，然而应当理解，本专利技术并不限于此。优选地，孔105可以具有IOnm至50nm的直径。稍后将结合附图8A和8B具体说明形成掩模103的方法的示例。接着，如图2中所示，利用第一掩模103对第一导电材料层101进行刻蚀，以在导电材料层101的露出的表面中形成凹陷(例如，孔)201。这里，凹陷201可以被形成为浅的凹陷，例如，所述凹陷可以具有30nm至80nm的深度。应当理解，这里所给出的孔和凹陷的尺寸仅仅是示例性的，而并不是对本专利技术的限制。之后，去除第一掩模103，接着以第二材料填充所述凹陷201，从而形成第二掩模301，如图3中所示。所述第二材料优选是适于形成硬掩模的硬掩模材料。在一个具体的示例中，第二材料可以是硅的氧化物或硅的氮化物。在一个具体的实施例中，可以在去除第一掩模103之后，沉积所述第二材料以至少填满所述凹陷，之后可以对所述第二材料进行回蚀刻，使得仅所述凹陷中的第二材料被保留，从而形成第二掩模201。这里，可以利用等离子化学汽相沉积、原子层沉积、或者自由基辅助原子层沉积，来沉积所述第二材料(例如，硅的氧化物或硅的氮化物)，以填充所述凹陷。接着，利用该第二掩模301对第一导电材料层101进行刻蚀，以在所述第一导电材料层中形成导电材料柱401，如图4中所示。这里，未被第二掩模301所覆盖的第一导电材料将被刻蚀。在图4所示的示例中，该刻蚀并未完全穿过导电材料层101，从而使得在导电材料柱401下方仍保留有导电材料。然而，在替代的实施例中，可以刻蚀穿透金属材料层101，从而形成分立的导电材料柱401。根据本专利技术的一个实施例，本专利技术的方法还可以进一步包括:可选地将第二掩模301去除，如图5所示。然后，可以形成绝缘材料层601以至少覆盖所述导电材料柱，如图6A和6B所示。在导电材料柱下方还保留有导电材料的情况下，优选地，绝缘材料层还覆盖导电材料层的露出的表面。对所述绝缘材料没有特别的限制，其例如可以包括:硅的氧化物、硅的氮化物、闻K(闻介电常数)电介质等等。这里，所述绝缘材料层可以被形成为覆盖导电材料柱401并且至少填满所述导电材料柱之间的空间，如图6A所示。图6A中所示的绝缘材料层已经被平坦化，以利于后续工艺；在其他的实例中，也可以不进行该平坦化。应当理解，本专利技术并不限于图6A所示情形。例如，也通过保形沉积来形成所述绝缘材料层601,如图6B所示。之后，可以在所形成的绝缘材料层上形成第二导电材料层701，如图7A和7B所示。优选地，所述第二导电材料可以是金属。这里，所述第二导电材料可以与所述第一导电材料相同或者不同。例如，在所述第一和第二导电材料都为金属的情况下，根据本专利技术的方法可以制备金属-绝缘体-金属(MIM)电容器。另外，图7A和7B所示的第二导电材料层被平坦化，然而本专利技术并不限于此。本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，其特征在于，所述方法包括：利用第一材料在第一导电材料层上形成具有孔的第一掩模，所述孔露出所述第一导电材料层的表面的一部分；利用该第一掩模对所述第一导电材料层进行刻蚀，以在所述导电材料层的露出的表面中形成凹陷；去除所述第一掩模；以第二材料填充所述凹陷，从而形成第二掩模；利用该第二掩模对所述第一导电材料层进行刻蚀，以在所述第一导电材料层中形成导电材料柱，其中所述第一材料是自组装材料。

【技术特征摘要】

【专利技术属性】
技术研发人员：三重野文健，周梅生，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：