像素阵列结构制造技术

一种像素阵列结构，包括：呈行列排列的多个子像素，以及在行方向上设置的扫描线和在列方向上设置的数据线，至少两行所述子像素共用一根扫描线，在每列子像素中，连接至同一根扫描线的多个子像素分别与多条不同的数据线连接。在相同的分辨率的情况下，比现有技术减少了扫描线的数量；或者在使用相同扫描线的数量的情况下，可以使显示面板的分辨率加倍，有效的解决了现有技术中因要保证TFT开关的充电时间而限制显示面板的分辨率的问题。

【技术实现步骤摘要】

本专利技术涉及显示器领域，尤其涉及一种像素阵列的排列方式。
技术介绍
现有技术中，根据像素阵列中子像素的不同可以分为条状RGB(Strip RGB)模式像素阵列、RGBW模式像素阵列、3D显示模式像素阵列。条状RGB模式的像素阵列中R、G、B子像素在扫描线方向呈一行排列，RGBW模式的像素阵列中R、G、B、W子像素呈两行两列排列，3D显示模式的像素阵列中R、G、B子像素在数据线方向呈一列排列。图1为现有技术的RGBW模式的像素阵列的示意图，参考图1，现有技术的RGBW模式的像素阵列的R、G、B、W子像素呈两行两列排列，每一行均有一根扫描线11与对应子像素的TFT开关的栅极电连接；每一列具有一根数据线12与对应子像素的TFT开关的源极电连接。基于此种结构的像素阵列，每行子像素都需要一根单独的扫描线驱动。图2为现有技术的3D显示模式像素阵列的示意图，参考图2，现有技术的3D显示模式的像素阵列的R、G、B子像素在数据线方向呈一列排列,每一行均有一根扫描线21与对应子像素的TFT开关的栅极电连接，每一列具有一根数据线22与对应子像素的TFT开关的源极电连接。基于此种像素阵列基板，每行子像素也需要一根单独的扫描线驱动。现有技术中，TFT开关中的有源区通常为非晶硅，由于非晶硅的迁移率较低，因此显示装置通常仅允许有1280根扫描线，如果增加扫描线的数量会造成TFT开关充电不足，影响显示。对于RGBW模式像素阵列基板，显示装置的行分辨率最大只有640行；对于3D显示模式像素阵列基板，显示装置的行分辨率最大只有427行。而对于手机、小型的便携式显示设备，要求其行分辨率最少为800行，对于RGBW模式像素阵列基板的显示装置，扫描线需要1600根；对于3D显示模式像素阵列基板的显示装置，扫描线需要2400根；两种模式像素阵列基板的显示装置，扫描线的数量均超过1280根，会造成TFT开关充电不足，影响显示。
技术实现思路
本专利技术解决的问题是现有技术中RGBW模式像素阵列基板的显示装置、3D显示模式像素阵列基板的显示装置，行分辨率小的问题。为解决上述问题，本专利技术提供一种像素阵列结构，包括:呈行列排列的多个子像素，以及在行方向上设置的扫描线和在列方向上设置的数据线，至少两行所述子像素共用一根扫描线，在每列子像素中，连接至同一根扫描线的多个子像素分别与不同的数据线连接。可选地，所述子像素的长宽比小于等于1，其中长指沿数据线方向的长度，宽指沿扫描线方向的长度。可选地，所述子像素的长宽比为1:1 1: 4。可选地，每个子像素包括一个TFT开关，所述TFT开关的栅极连接至对应的扫描线，源极连接至对应的数据线，漏极连接至子像素的像素电极。可选地，所述不同的数据线分别位于所述该列子像素的两侧。可选地，，所述不同的数据线位于所述该列子像素的同一侧。可选地，两行相邻的子像素共用一根扫描线，所述每列子像素中，连接至同一根扫描线上的两个子像素连接至两根不同的数据线。可选地，所述两行相邻的子像素共用的同一根扫描线位于该两行相邻的子像素之间。可选地，所述多个子像素分别为R、G、B、W子像素，相邻的四个R、G、B、W子像素组成一个像素单元，在每个像素单元中R、G、B、W子像素呈两行两列排列。可选地，所述R、G、B、W子像素的长宽比为1: 1，其中长指沿数据线方向的长度，宽指沿扫描线方向的长度。可选地，三行相邻的子像素共用一根扫描线，所述每列子像素中，连接至同一根扫描线上的三个子像素连接至三根不同的数据线。可选地，所述多个子像素分别为R、G、B子像素，相邻的三个R、G、B子像素组成一个像素单元，在每个像素单元中R、G、B子像素呈三行一列排列。可选地，所述R、G、B子像素的长宽比为1: 3，其中长指沿数据线方向的长度，宽指沿扫描线方向的长度。可选地，所述扫描线位于其中相邻两行子像素之间。本专利技术提供的像素阵列结构，在相同的分辨率的情况下，比现有技术减少了扫描线的数量；或者在使用相同扫描线的数量的情况下，可以使显示面板的分辨率加倍，有效的解决了现有技术中因要保证TFT开关的充电时间而限制显示面板的分辨率的问题。本专利技术在提高显示面板分辨率的作用上有显著的意义，使用本专利技术的像素阵列结构，显示的行分辨率将不再受扫描线的数量均不能超过1280根的限制，可以提供更为清楚和细腻的显示效果。附图说明图1为现有技术的RGBW模式像素阵列基板示意图；图2为现有技术的3D显示模式像素阵列基板的示意图；图3为本专利技术第一具体实施例的像素阵列基板布局示意图；图4为本专利技术第二具体实施例的像素阵列基板布局示意图；图5为本专利技术第三具体实施例的像素阵列基板布局示意图。具体实施例方式为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。在以下描述中阐述了具体细节以便于充分理解本专利技术。但是本专利技术能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况下做类似推广。因此本专利技术不受下面公开的具体实施方式的限制。液晶显示装置通常包括:像素阵列基板、彩色滤光板以及像素阵列基板和彩色滤光板之间的液晶层等。其中，本专利技术具体实施方式的显示装置中的像素阵列基板的像素阵列结构为:呈行列排列的多个子像素，以及在行方向上设置的扫描线和在列方向上设置的数据线，至少两行所述子像素共用一根扫描线，在每列子像素中，连接至同一根扫描线的多个子像素分别与不同的数据线连接。本专利技术提供的像素阵列结构可以减少扫描线的数量，或者是在同一行分辨率下通过更少的扫描线来驱动像素阵列，从而提高显示的行分辨率。第一实施例图3为本专利技术第一具体实施例的像素阵列结构示意图，参考图3，第一实施例的像素阵列结构20包括多个子像素，所述多个子像素呈行列排列，以及在行方向上设置的多条扫描线21和在列方向上设置的多条数据线221、222、223、224......，在本实施例中，第一行子像素和第二行子像素共用一根扫描线21 ;在每列子像素中，连接至同一根扫描线的多个子像素分别与不同的数据线连接，本实施例中，如:同一列子像素中连接至同一根扫描线21的两个子像素分别连接至数据线221和数据线222。具体地，每个子像素包括一个TFT开关25，所述TFT开关25的栅极连接至对应的扫描线21，源极连接至对应的数据线，漏极连接至子像素的像素电极。在本实施例中，同一列子像素中连接至同一根扫描线21的两个子像素分别连接至数据线221和数据线222，所述数据线221和数据线222分别设置于所述该列子像素的两侧，通过各子像素的TFT开关25的源极连接至各子像素的像素电极，向其提供数据信号。在本专利技术其他实施方式中，一根扫描线还可以控制两行以上的子像素，如一根扫描线可以控制三行或者四行子像素，在一列子像素中，连接至同一根扫描线的子像素分别通过不同的数据线传输数据信号，进而进行显示。本专利技术提供的像素阵列结构，在相同的分辨率的情况下，比现有技术减少了扫描线的数量；或者在使用相同扫描线的数量的情况下，可以使显示面板的分辨率加倍，有效的解决了现有技术中因要保证TFT开关的充电时间而限制显示面板的分辨率的问题。本专利技术在提高显示面板分辨率的作用上有显著的意义，使用本专利技术的像素阵列结构，显示的行分辨率将不再受扫描线的数量均不本文档来自技高网...

【技术保护点】
一种像素阵列结构，包括：呈行列排列的多个子像素，以及在行方向上设置的扫描线和在列方向上设置的数据线，其特征在于，至少两行所述子像素共用一根扫描线，在每列子像素中，连接至同一根扫描线的多个子像素分别与不同的数据线连接。

【技术特征摘要】
1.一种像素阵列结构，包括:呈行列排列的多个子像素，以及在行方向上设置的扫描线和在列方向上设置的数据线，其特征在于，至少两行所述子像素共用一根扫描线，在每列子像素中，连接至同一根扫描线的多个子像素分别与不同的数据线连接。2.如权利要求1所述的像素阵列结构，其特征在于，所述子像素的长宽比小于等于1，其中长指沿数据线方向的长度，宽指沿扫描线方向的长度。3.如权利要求2所述的像素阵列结构，其特征在于，所述子像素的长宽比为1:1 I: 4。4.如权利要求1所述的像素阵列结构，其特征在于，每个子像素包括一个TFT开关，所述TFT开关的栅极连接至对应的扫描线，源极连接至对应的数据线，漏极连接至子像素的像素电极。5.如权利要求1所述的像素阵列结构，其特征在于，所述不同的数据线分别位于所述该列子像素的两侧。6.如权利要求1所述的像素阵列结构，其特征在于，所述不同的数据线位于所述该列子像素的同一侧。7.如权利要求1所述的像素阵列结构，其特征在于，两行相邻的子像素共用一根扫描线，所述每列子像素中，连接至同一根扫描线上的两个子像素连接至两根不同的数据线。8.如权利要求7所述的像素阵列结构，其...

【专利技术属性】
技术研发人员：马骏，罗熙曦，
申请(专利权)人：上海天马微电子有限公司，
类型：发明
国别省市：