本发明专利技术涉及一种ONO反熔丝单元结构及其制备方法，属于微电子的技术领域。按照本发明专利技术提供的技术方案，所述ONO反熔丝单元结构，包括下电极板，所述下电极板包括衬底，所述衬底的上部设有场氧及N+扩散区；所述N+扩散区的正上方设置贯通注入掩蔽层及腐蚀掩蔽层的反熔丝孔，所述注入掩蔽层覆盖衬底上部的N+扩散区及场氧上，腐蚀掩蔽层覆盖于注入掩蔽层上；所述腐蚀掩蔽层上设置ONO介质层，所述ONO介质层覆盖在腐蚀掩蔽层上，并填充在反熔丝孔内，ONO介质层与反熔丝孔底部的N+扩散区接触，ONO介质层上覆盖有上电极板。本发明专利技术工艺步骤简单，能改善熔丝单元击穿电压的均匀性，降低编程时间和编程后熔丝导通电阻，工艺兼容性好，安全可靠。
【技术实现步骤摘要】
本专利技术涉及一种反熔丝单元结构及制备方法，尤其是一种ONO反熔丝单元结构及其制备方法，属于微电子的
技术介绍
反熔丝存储单元是天然的抗辐射组件，具有非易失性、高可靠性、体积小、速度快、功耗低等优点，目前，反熔丝技术已在计算机、通信、汽车、卫星以及航空航天等领域具有极其广泛的应用。反熔丝单元结构为三明治结构，主要由上下电极和处于上下电极间的反熔丝介质层构成，其介质层种类多样=SiO2 (如专利US.pat.N0.4543594)、Si3N4 (如专利US.pat.N0.3423646)、非晶硅(如专利 US.pat.N0.4499557)、Si02/Si3N4/Si02_0N0 复合膜层(如专利US.pat.N0.4943538)等，根据不同的需求选择相应的介质层。在未编程时，反熔丝单元表现高阻状态，可高达101°欧姆，在上下电极间加上合适电压编程后，反熔丝表现出良好的欧姆电阻特性。影响ONO反熔丝存储单元结构的可靠性因素很多，如底层氧化层(隧道氧化层)、Si3N4、顶层氧化层等膜层生长工艺，反熔丝孔腐蚀等工艺。专利US.pat.N0.6307248采用不掺杂的多晶硅薄膜层作为反熔丝孔窗口的掩蔽层，比传统的Si3N4和光刻胶更容易控制反熔丝孔的侧壁形貌，减小了孔腐蚀工艺对反熔丝存储单元可靠性的影响。
技术实现思路
本专利技术的目的是克服现有技术中存在的不足，提供一种ONO反熔丝单元结构及其制备方法，其工艺步骤简单，能改善熔丝单元击穿电压的均匀性，降低编程时间和编程后熔丝导通电阻，工艺兼容性好，安全可靠。按照本专利技术提供的技术方案，所述ONO反熔丝单元结构，包括下电极板，所述下电极板包括衬底，所述衬底的上部设有场氧及N+扩散区；所述N+扩散区的正上方设置贯通注入掩蔽层及腐蚀掩蔽层的反熔丝孔，所述注入掩蔽层覆盖衬底上部的N+扩散区及场氧上，腐蚀掩蔽层覆盖于注入掩蔽层上；所述腐蚀掩蔽层上设置ONO介质层，所述ONO介质层覆盖在腐蚀掩蔽层上，并填充在反熔丝孔内，ONO介质层与反熔丝孔底部的N+扩散区接触，ONO介质层上覆盖有上电极板。所述腐蚀掩蔽层为非晶硅层，注入掩蔽层为二氧化硅层。一种ONO反熔丝单元结构的制备方法，所述反熔丝单元结构的制备方法包括如下步骤:a、提供衬底，并在所述衬底上制作所需的场氧及有源区；b、在上述衬底上热氧化生长注入掩蔽层；C、利用注入掩蔽层在衬底上注入N型离子，以在衬底上得到N+扩散区；d、在注入掩蔽层上淀积腐蚀掩蔽层，并刻蚀腐蚀掩蔽层及注入掩蔽层得到反熔丝孔，所述反熔丝孔贯通腐蚀掩蔽层及注入掩蔽层，反熔丝孔的孔底与N+扩散区接触；e、对上述衬底进行隧道氧化清洗；f、利用低压氧化工艺生长隧道氧化层，所述隧道氧化层覆盖在腐蚀掩蔽层上，并覆盖反熔丝孔的侧壁及底壁；g、在上述隧道氧化层上采用LPCVD淀积富-N的氮化硅薄膜；h、对上述氮化硅薄膜层进行高温氧化，得到顶层氧化层；1、在顶层氧化层上淀积上电极。所述步骤a包括如下步骤:al、在衬底上生长250 600A的第一二氧化硅层；a2、在上述第一 二氧化硅层上淀积氮化硅层，所述氮化硅层的厚度为丨000 1500A;a3、光刻上述衬底上的第一二氧化硅层及氮化硅层，以制作所需的有源区；a4、利用上述氮化硅层为掩蔽层，热氧化生产5000...7000A的第二二氧化硅层，以得到位于衬底上的场氧；a5、去除上述场氧内侧的第一二氧化硅层及氮化硅层。所述步骤c中，所述注入N型离子时，先注入P离子，再注入As离子，其中，P/As注入剂量为:1.0E15 7.0E15个/cm2，P/As注入能量为:50 80kev，退火工艺温度为900 1050°C，退化气氛N2。所述步骤d中，腐蚀掩蔽层为非晶硅层，腐蚀掩蔽层的厚度为500 2000A，淀积腐蚀掩蔽层的温度为490 580°C,压力为250 450mtorr。所述步骤f中，所述生长隧道氧化层(16)的压力50 lOOtorr,O2流量控制在8 15SLM，温度为680 820°C，N+扩散区(13)正上方隧道氧化层(16)的厚度为15 45人。所述步骤g中，LPCVD淀积氮化娃薄膜的压力为250 450mtorr, DCS:NH3=1:5 1:10,工艺温度为680 780V，Si3N4膜层厚度为40 100A。所述步骤h中，采用湿氧氧化生长得到10-35A的顶层氧化层，温度为900 10500C ;并采用N2O退火，N2O退火工艺压力50 lOOtorr，工艺温度800 900°C。所述上电极板的厚度为3000 5000A多晶硅层，并通过POCL3掺杂，使得上电极板的方阻为20 27 Ω / □。本专利技术的优点:采用低压氧化工艺控制隧道氧化层的厚度稳定性和圆片内均匀性，采用固定P/As离子的注入先后顺序，来控制在下极板N+扩散区生长的隧道氧化层的工艺稳定性。采用调节DCS和NH3的比例，使0N0中的氮化硅薄膜具有富-N性，降低编程时间、改善硅基圆片中熔丝单元击穿电压的均匀性。非晶硅层作为反熔丝孔的腐蚀掩蔽层，以便更好地控制反熔丝孔的侧壁形貌。采用低压N2O退火，减少顶层氧化层中因悬挂键产生的缺陷，改善熔丝单元击穿电压均匀性。本专利技术利用在高温条件下N2O分解的氧原子可以将带有悬挂键的N移出顶氧化层，这样有助于增强顶层氧化层的致密性。采用业界常用的器件制作工艺流程，与MOS工艺流程兼容，工艺简单、可控。与常规的0N0反熔丝结构比较，具有熔丝单元击穿电压均匀性好、编程时间和编程后熔丝导通电阻低的优点。附图说明图1 图3为本专利技术具体实施工艺步骤剖视图，其中图1为本专利技术得到反熔丝孔后的剖视图。图2为本专利技术得到顶层氧化层后的剖视图。图3为本专利技术得到上电极板后的剖视图。附图标记说明:11_衬底、12-场氧、13-N+扩散区、14-注入掩蔽层、15-腐蚀掩蔽层、16-隧道氧化层、17-氮化硅薄膜、18-顶层氧化层、19-上电极板及20-反熔丝孔。具体实施例方式下面结合具体附图和实施例对本专利技术作进一步说明。如图3所示:为了能够优化反熔丝单元的击穿电压均匀性、降低编程时间和编程后熔丝导通电阻，本专利技术包括下电极板，所述下电极板包括衬底11，所述衬底11的上部设有场氧12及N+扩散区13 ;所述N+扩散区13的正上方设置贯通注入掩蔽层14及腐蚀掩蔽层15的反熔丝孔20，所述注入掩蔽层14覆盖衬底11上部的N+扩散区13及场氧12上，腐蚀掩蔽层15覆盖于注入掩蔽层14上；所述腐蚀掩蔽层15上设置ONO介质层，所述ONO介质层覆盖在腐蚀掩蔽层15上，并填充在反熔丝孔20内，ONO介质层与反熔丝孔20底部的N+扩散区13接触，ONO介质层上覆盖有上电极板19。具体地，所述ONO介质层包括底层的隧道氧化层16，覆盖于所述隧道氧化层16上的氮化硅薄膜17及覆盖于所述氮化硅薄膜17上的顶层氧化层18，注入掩蔽层14为二氧化娃层，腐蚀掩蔽层15为非晶娃层。如图1 图3所示:上述结构的ONO反熔丝单元结构，可以通过下述工艺步骤制备得到，所述制备工艺包括如下具体步骤:a、提供衬底11，并在所述衬底11上制作所需的场氧12及有源区；其中，所述步骤a包括如下步骤:al、在衬底11上生长250-.-600 A的第一二氧化硅层；所述衬底11为硅本文档来自技高网...
【技术保护点】
一种ONO反熔丝单元结构，包括下电极板，所述下电极板包括衬底（11），所述衬底（11）的上部设有场氧（12）及N+扩散区（13）；其特征是：所述N+扩散区（13）的正上方设置贯通注入掩蔽层（14）及腐蚀掩蔽层（15）的反熔丝孔（20），所述注入掩蔽层（14）覆盖衬底（11）上部的N+扩散区（13）及场氧（12）上，腐蚀掩蔽层（15）覆盖于注入掩蔽层（14）上；所述腐蚀掩蔽层（15）上设置ONO介质层，所述ONO介质层覆盖在腐蚀掩蔽层（15）上，并填充在反熔丝孔（20）内，ONO介质层与反熔丝孔（20）底部的N+扩散区（13）接触，ONO介质层上覆盖有上电极板（19）。
【技术特征摘要】
【专利技术属性】
技术研发人员：刘国柱，徐静，陈正才，洪根生，王栋，罗静，
申请(专利权)人：中国电子科技集团公司第五十八研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。