SRAM单元连接结构制造技术

一种SRAM单元连接结构包括：第一上拉晶体管和第二上拉晶体管、以及与第一上拉晶体管和第二上拉晶体管形成交叉锁存反相器的第一下拉晶体管和第二下拉晶体管。导电部件包括：第一支路，具有第一纵向方向，其中，第一支路互连第一上拉晶体管的漏极和第一下拉晶体管的漏极。导电部件进一步包括：第二支路，具有第二延伸方向。第一纵向方向和第二延伸方向相互不垂直并且相互不平行。第二支路互连第一上拉晶体管的漏极和第二上拉晶体管的栅极。

【技术实现步骤摘要】
SRAM单元连接结构本申请要求以下临时提交的美国专利申请的优先权:申请序列号N0.61/677,942，于2012年7月31日提交，并且名为“SRAM Cell Connection Structure”，其申请结合于此作为参考。
本专利技术涉及半导体领域，更具体地，本专利技术涉及一种SRAM单元连接结构。
技术介绍
在深微型(deep micro)技术中，接触塞的尺寸连续收缩，以符合日益减小的栅极间距。为了在不招致影响接触电阻的情况下减小接触件尺寸，与正方形接触塞相比，采用长接触塞。通过采用长接触塞，可以减小接触塞的宽度，其宽度在栅极间距方向上被测量。长接触塞具有较大长度，其在栅极布线(gate-routing)(栅极纵向)方向上被测量。通过使用长接触塞，有源接触件尺寸和光刻曝光面积增加。长接触塞可以实现高栅极密度和低接触电阻。然而，问题仍然存在。例如，线端缩短和/或线端到线端桥接可能发生在相邻长接触塞的端部处。这些可能导致接触件到鳍有源开口(还被已知为接触件收缩)或接触件到接触件泄漏(由接触件桥接导致)。为了减小线端缩短的可能性，需要更有限空间规则，以增加相邻接触塞的端部之间的间隔，或者在线端处需要更积极的光学邻近效应校正(OPC)。然而，这些解决方案影响集成电路的尺寸。由于3D MOSFET具有非常窄的有源区，问题在未来鳍型MOSFET (3D M0SFET)中变得更严重。
技术实现思路
为了解决现有技术中所存在的问题，根据本专利技术的一个方面，提供了一种静态随机存取存储器(SRAM)单元，包括:第一上拉晶体管和第二上拉晶体管；第一下拉晶体管和第二下拉晶体管，与所述第一上拉晶体管和所述第二上拉晶体管形成交叉锁存反相器；以及第一导电部件，包括:第一支路，具有第一纵向方向，所述第一支路互连所述第一上拉晶体管的漏极和所述第一下拉晶体管的漏极；和第二支路，具有第二延伸方向，所述第一纵向方向和所述第二延伸方向相互不垂直并且相互不平行，并且所述第二支路互连所述第一上拉晶体管的漏极和所述第二上拉晶体管的栅极。在所述SRAM中，所述第二支路包括与所述第二上拉晶体管的栅极重叠的栅极接触塞，并且所述第一支路的上部与所述第二支路齐平。在所述SRAM中，所述第一纵向方向和所述第二延伸方向形成约45度和约80度之间的角。在所述SRAM中，进一步包括:第二导电部件，包括:第三支路，具有第三纵向方向，所述第三支路互连所述第二上拉晶体管的漏极和所述第二下拉晶体管的漏极；以及第四支路，具有第四延伸方向，所述第三纵向方向和所述第四延伸方向相互不垂直，并且所述第四支路互连所述第二上拉晶体管的漏极和所述第一上拉晶体管的栅极。在所述SRAM中，所述第三纵向方向和所述第四延伸方向形成约45度和约80度之间的角。在所述SRAM中，进一步包括:上拉晶体管，所述第一导电部件的所述第一支路进一步连接至所述上拉晶体管的源极/漏极区。在所述SRAM中，进一步包括:第一栅电极，由所述第一上拉晶体管和所述第一下拉晶体管共享；以及第二栅电极，由所述第二上拉晶体管和所述第二下拉晶体管共享，所述第一支路位于所述第一栅电极和所述第二栅电极之间并且平行于所述第一栅电极和所述第二栅电极。根据本专利技术的另一方面，提供了一种器件，包括:静态随机存取存储器(SRAM)单元，包括:第一单元边界和第二单元边界，相互平行；第三单元边界和第四单元边界，相互平行并且垂直于所述第一单元边界和所述第二单元边界；第一上拉晶体管和第二上拉晶体管；第一下拉晶体管和第二下拉晶体管，与所述第一上拉晶体管和所述第二上拉晶体管形成交叉锁存反相器；第一传输门晶体管，连接至所述第一上拉晶体管的漏极和所述第一下拉晶体管的漏极；和第二传输门晶体管，连接至所述第二上拉晶体管的漏极和所述第二下拉晶体管的漏极；第一 Vss线，与所述第一单元边界重叠并且平行于所述第一单元边界；第一通孔，位于所述第一 Vss线下方并与所述第一 Vss线接触，所述第一通孔将所述第一 Vss线电连接至所述第一下拉晶体管的源极；字线，平行于所述第一 Vss线；以及第二通孔，位于所述字线下方并与所述字线接触，所述第二通孔将所述字线电连接至所述第一传输门晶体管的栅极，并且当从上向下观察所述SRAM单元时，连接所述第一通孔的第一中心和所述第二通孔的第二中心的第一连接线不平行于并且不垂直于所述第一单元边界、所述第二单元边界、所述第三单元边界和所述第四单元边界。在所述器件中，所述第一中心和所述第二中心中的至少一个不对准所述第一单元边界、所述第二单元边界、所述第三单元边界和所述第四单元边界中的任一个。在所述器件中，所述第一通孔和所述第二通孔均邻近所述第三单元边界，并且所述第一连接线和所述第一单元边界形成约30度和约80度之间的角。在所述器件中，所述第一 VSS线与整个所述第一单元边界重叠。在所述器件中，进一步包括:第二 Vss线，平行于所述第一 Vss线并且与整个所述第二单元边界重叠，所述字线位于所述第一 Vss线和所述第二 Nss线之间。在所述器件中，进一步包括:第三通孔，位于所述第二 Vss线下方并与所述第二Vss线接触，所述第三通孔将所述第二 Vss线电连接至所述第二下拉晶体管的源极；以及第四通孔，位于所述字线下方并与所述字线接触，所述第四通孔将所述字线电连接至所述第二传输门晶体管的栅极，并且当从上向下观察所述SRAM单元时，连接所述第三通孔的第三中心和所述第四通孔的第四中心的第二连接线不平行于并且不垂直于所述第一单元边界、所述第二单元边界、所述第三单元边界和所述第四单元边界。在所述器件中，所述第一连接线和所述第二连接线基本相互平行。在所述器件中，所述第一连接线和所述第二连接线朝相反方向倾斜。根据本专利技术的又一方面，提供了一种形成在非暂时性计算机可读介质上的静态随机存取存储器(SRAM)单元，所述SRAM单元包括:第一上拉晶体管和第二上拉晶体管；第一下拉晶体管和第二下拉晶体管，与所述第一上拉晶体管和所述第二上拉晶体管形成交叉锁存反相器；以及导电部件图案，包括:第一支路，具有第一纵向方向，所述第一支路互连所述第一上拉晶体管的漏极和所述第一下拉晶体管的漏极；和第二支路，具有垂直于所述第一纵向方向的第二延伸方向，所述第二支路连接至所述第一支路并且位于所述第一支路与所述第二上拉晶体管及所述第二下拉晶体管的第一栅电极之间；以及栅极接触塞，包括与部分所述第二支路重叠的第一部分。在所述SRAM中，所述第二支路与所述第一上拉晶体管的漏极重叠并且连接至所述第一上拉晶体管的漏极。在所述SRAM中，所述栅极接触塞基本与整个所述第二支路重叠，并且所述栅极接触塞进一步包括与所述第一支路重叠的部分。 在所述SRAM中，所述第一支路和所述第二支路相互垂直。在所述SRAM中，进一步包括:第二栅电极，由所述第二上拉晶体管和所述第二下拉晶体管共享，所述第一支路位于所述第一栅电极和所述第二栅电极之间并且平行于所述第一栅电极和所述第二栅电极。【附图说明】为图图图图图形成；以及图【具体实施方式】以下详细地描述本专利技术的实施例的作出和使用。然而，应该想到，实施例提供可以在广泛多种特定上下文中具体化的多个可应用专利技术思想。所论述的特定实施例是示意性的，并且不限制本专利技术的范围。静态随机存取本文档来自技高网...

【技术保护点】
一种静态随机存取存储器(SRAM)单元，包括：第一上拉晶体管和第二上拉晶体管；第一下拉晶体管和第二下拉晶体管，与所述第一上拉晶体管和所述第二上拉晶体管形成交叉锁存反相器；以及第一导电部件，包括：第一支路，具有第一纵向方向，所述第一支路互连所述第一上拉晶体管的漏极和所述第一下拉晶体管的漏极；和第二支路，具有第二延伸方向，所述第一纵向方向和所述第二延伸方向相互不垂直并且相互不平行，并且所述第二支路互连所述第一上拉晶体管的漏极和所述第二上拉晶体管的栅极。

【技术特征摘要】
2012.07.31 US 61/677,942;2012.11.13 US 13/675,6791.一种静态随机存取存储器(SRAM)单元，包括:第一上拉晶体管和第二上拉晶体管；第一下拉晶体管和第二下拉晶体管，与所述第一上拉晶体管和所述第二上拉晶体管形成交叉锁存反相器；以及第一导电部件，包括:第一支路，具有第一纵向方向，所述第一支路互连所述第一上拉晶体管的漏极和所述第一下拉晶体管的漏极；和第二支路，具有第二延伸方向，所述第一纵向方向和所述第二延伸方向相互不垂直并且相互不平行，并且所述第二支路互连所述第一上拉晶体管的漏极和所述第二上拉晶体管的栅极。2.根据权利要求1所述的SRAM，其中，所述第二支路包括与所述第二上拉晶体管的栅极重叠的栅极接触塞，并且所述第一支路的上部与所述第二支路齐平。3.根据权利要求1所述的SRAM，其中，所述第一纵向方向和所述第二延伸方向形成约45度和约80度之间的角。4.根据权利要求1所述的SRAM，进一步包括:第二导电部件，包括: 第三支路，具有第三纵向方向，所述第三支路互连所述第二上拉晶体管的漏极和所述第二下拉晶体管的漏极；以及第四支路，具有第四延伸方向，所述第三纵向方向和所述第四延伸方向相互不垂直，并且所述第四支路互连所述第二上拉晶体管的漏极和所述第一上拉晶体管的栅极。5.根据权利要求4所述的SRAM，其中，所述第三纵向方向和所述第四延伸方向形成约45度和约80度之间的角。6.根据权利要求1所述的SRAM，进一步包括:上拉晶体管，所述第一导电部件的所述第一支路进一步连接至所述上拉晶体管的源极/漏极区。7.根据权利要求1所述的SRAM，进一步包括:第一栅电极，由所述第一上拉晶体管和所述第一下拉晶体管共享；以及第二栅电极，由所述第二上拉晶体管和所述第二下拉晶体管共享，所述第一支路位于所述第一栅电极和所述第二栅电极之间并且平行于所述第一栅电极和所述第二栅电极。8.一种器件，包括...

【专利技术属性】
技术研发人员：廖忠志，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：