半导体器件及其形成方法技术

一种半导体器件及其形成方法。所述形成方法包括：提供半导体衬底；在半导体衬底上依次形成刻蚀阻挡层、超低k介质层和保护层，保护层的介电常数范围包括：2.2～2.5，保护层具有致密的结构；依次刻蚀保护层、超低k介质层和刻蚀阻挡层至露出半导体衬底，形成沟槽；在沟槽中填充满金属层；对金属层进行平坦化处理，并去除部分保护层，剩余的保护层的上表面与金属层的上表面齐平。所述半导体器件包括：半导体衬底；依次位于半导体衬底上的刻蚀阻挡层、超低k介质层和保护层；位于半导体衬底上，且依次被保护层、超低k介质层和刻蚀阻挡层所包围的金属布线层或导电插塞。本发明专利技术可以提高半导体器件的稳定性和可靠性。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，尤其涉及的是一种。
技术介绍
随着半导体器件不断向高密度、高集成化以及高性能方向发展，半导体技术也不断向深微米方向发展，对制造工艺和材料提出了更高的要求。目前在半导体制造工艺中，为了连接各个部件构成集成电路，通常使用具有相对高导电率的金属材料例如铜进行布线，也就是金属布线。而用于金属布线之间连接的通常为导电插塞。现有导电插塞通过通孔工艺或双镶嵌工艺形成。在现有形成铜布线或导电插塞的过程中，通过刻蚀介质层形成沟槽或通孔，然后于沟槽或通孔中填充导电物质。然而，当特征尺寸达到32纳米及以下的工艺的时候，在制作铜布线或导电插塞时，为防止RC效应，须使用超低介电常数(Ultra low k，ULK)的介电材料作为介质层(所述超低k为介电常数小于等于2.5)。更多关于ULK的技术方案可参考申请号为US201113023315的美国专利申请。在半导体器件的后段制作过程中，在制作铜金属布线过程中采用超低k介质层的工艺如图1至图4所示。如图1所示，提供半导体衬底10，所述半导体衬底10上形成有如晶体管、电容器、导电插塞等结构；在半导体衬底10上形成刻蚀阻挡层20 ;本文档来自技高网...

【技术保护点】
一种半导体器件的形成方法，其特征在于，包括步骤：提供半导体衬底；在所述半导体衬底上依次形成刻蚀阻挡层、超低k介质层和保护层，所述保护层的介电常数范围包括：2.2～2.5，所述保护层具有致密的结构；依次刻蚀所述保护层、超低k介质层和刻蚀阻挡层至露出所述半导体衬底，形成沟槽；在所述沟槽中填充满金属层；对所述金属层进行平坦化处理，并去除部分保护层，剩余的保护层的上表面与金属层的上表面齐平。

【技术特征摘要】

【专利技术属性】
技术研发人员：周鸣，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31