交替排列的P型和N型半导体薄层的制备方法技术

本发明专利技术公开了一种交替排列的P型和N型半导体薄层的制备方法，包括步骤：1)在硅衬底上形成半导体层；2)打开预定窗口，并在同一窗口上对所述半导体层进行P型和N型掺杂介质注入；3)重复步骤1)和2)，直至半导体层的总厚度达到预定厚度；4)对所述P型和N型掺杂介质进行扩散。本发明专利技术通过在同一位置进行P型和N型掺杂介质的注入，提高了超级结耗尽区结构制备工艺的稳定性，并同时降低了制造成本。

【技术实现步骤摘要】

本专利技术涉及半导体制造工艺，特别是涉及超级结M0SFEFT耗尽区的交替排列的P型和N型半导体薄层的制备方法。
技术介绍
超级结MOSFET的耗尽区为交替排列的P型和N型半导体层，相对于传统的MOSFET,其击穿电压受外延层掺杂浓度的影响较小，利用P型和N型半导体薄层在截至状态下的相互耗尽，可以获得较高的击穿电压。但交替排列的P型和N型半导体薄层的制造比较困难，目前基本上分为两大类:一是多层外延加注入扩散；二是厚外延生长加深沟槽刻蚀与填充。第二类制造工艺比第一类更困难，但成本比第一类工艺低。对于第一类制造工艺，又可以细分为两种:第一种如图1所示，其第一半导体层2的掺杂介质由硅外延原位掺杂形成，第二掺杂介质3则通过注入和扩散形成。具体工艺步骤包括:步骤1，在半导体衬底I上生长第一半导体层2，图1(1);步骤2，在预定窗口上进行第二掺杂介质3注入，图1 (2);步骤3，重复步骤I和步骤2，直至半导体层的总厚度达到预定厚度，图1 (3) (η-1);步骤4，最后进行第二掺杂介质3扩散，图1 (η)。第二种如图2所示，其P型和N型柱层都由掺杂介质注入和扩散来形成。具体工艺步骤包括:步骤I，本文档来自技高网...

【技术保护点】
交替排列的P型和N型半导体薄层的制备方法，其特征在于，包括以下步骤：1)在硅衬底上形成半导体层；2)打开预定窗口，并在同一窗口上对所述半导体层进行P型和N型掺杂介质注入；3)重复步骤1)和2)，直至半导体层的总厚度达到预定厚度；4)对P型和N型掺杂介质进行扩散。

【技术特征摘要】
1.替排列的P型和N型半导体薄层的制备方法，其特征在于，包括以下步骤: 1)在硅衬底上形成半导体层； 2)打开预定窗口，并在同一窗口上对所述半导体层进行P型和N型掺杂介质注入； 3)重复步骤I)和2)，直至半导体层的总厚度达到预定厚度； 4)对P型和N型掺杂介质进行扩散。2.根据权利要求1所述的方法，其特征在于，步骤I)中，所述硅衬底为高掺杂的N型硅衬底。3.根据权利要求2所述的方法，其特征在于，步骤I)中...

【专利技术属性】
技术研发人员：刘继全，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：