一种形成肖特基二极管的方法技术

本发明专利技术涉及半导体领域，特别涉及一种形成肖特基二极管方法，包括以下步骤：a）提供第一导电类型第一半导体层；b）于第一半导体层中形成第二导电类型保护环,以及多个相互间隔且位于保护环内第二导电类型掩埋区；c)于第一导电类型第一半导体层中形成多个相互间隔的沟槽，所述沟槽位于所述掩埋区之上，单个沟槽的纵截面宽度等于或大于单个掩埋区纵截面宽度；d)于第一导电类型第一半导体层之上和沟槽中形成金属层；e)于金属层上和第一导电类型第一半导体层的背面形成金属电极。本发明专利技术肖特基二极管工艺成本和难度低，且导通压降小。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件，尤其涉及。
技术介绍
肖特基二极管，又称肖特基势垒二极管，它属一种低功耗、超高速半导体器件。最显著的特点为反向恢复时间极短(可以小到几纳秒)，正向导通压降仅0.4V左右。肖特基(Schottky) 二极管的最大特点是正向压降VF比较小。在同样电流的情况下，它的正向压降要小许多。另外它的恢复时间短。其多用作高频、低压、大电流整流二极管(比如开关电源次极整流二极管)，续流二极管、保护二极管，也有用在微波通信等电路中作整流二极管、小信号检波二极管使用，在通信电源、变频器等中比较常见。图1-1到1-8为现有技术I中形成肖特基二极管的方法，包括以下步骤；步骤一，于第一半导体层上生长第一氧化层5，第一半导体层包括N+衬底I和形成于衬底I上的N-外延层2,如图1-1所示； 步骤二，于第一氧化层二氧化硅5之上生长第一光刻胶13，并有选择地去除有源区外围的第一氧化层5和光刻胶13,如图1-2所不； 步骤三，以第一氧化层5和光刻胶13为掩膜，向第一半导体层中注入P型离子经过扩散后形成保护环3，去除第一光刻胶13，如图1-3所示； 步骤四，在第一半导体层和保护环上形成第二掩膜层10，间隔去除保护环3内有源区之上的第一氧化层5和第二掩膜层10形成多个窗口，利用等离子法在第一半导体层中刻蚀出多个相互间隔沟槽4，如图1-4和1-5所示； 步骤五，向多个沟槽4中注入P型离子，扩散后形成掩埋区6，注入时的方向与竖直方向曾一定角度，形成的掩埋区6的纵截面宽度大于沟槽的纵截面宽度，如图1-6所示； 步骤六，去除保护环之上和保护环之间的第一半导体层上的第一氧化层5和第二掩膜层10，然后在保护环和保护环环绕的有源区之上淀积势垒金属层7，势垒金属层与第一半导体层形成肖特基接触，势垒金属层与掩埋区和保护环形成欧姆接触，如图1-7所示； 步骤七，通过金属8引出肖特基第一电极即正极，通过金属9引出肖特基第二电极即负极，如图1-8所示。现有技术I所形成肖特基二极管的方法由于在沟槽形成后再形成掩埋区，因此在形成掩埋区时，沟槽侧壁会受到P型离子的污染。图2-1和2-3为现有技术2形成掩埋区的步骤图，与现有技术I的区别在于沟槽形成后在沟槽中填充阻挡层12，然后去除沟槽底部的阻挡层，保留沟槽侧壁的阻挡层，然后在向第一半导体层中注入P型离子形成掩埋区。
技术实现思路
为了解决现有技术中形成肖特基二极管导通压降大，形成二极管的成本高，难度大等问题。本专利技术提出了，包括以下步骤:a)提供第一导电类型第一半导体层； b)于第一半导体层中形成第二导电类型保护环，以及多个相互间隔且位于保护环内第二导电类型掩埋区； c)于第一导电类型第一半导体层中形成多个相互间隔的沟槽，所述沟槽位于所述掩埋区之上，单个沟槽的纵截面宽度等于或大于单个掩埋区的纵截面宽度； d)于第一导电类型第一半导体层之上和沟槽中形成金属层； e)于金属层上和第一导电类型第一半导体层的背面形成金属电极。进一步地，本专利技术所述形成肖特基二极管的方法中所述b)步骤包括以下步骤: 于第一导电类型第一半导体层上形成第一掩膜层； 间隔地去除第一掩膜层，向第一半导体层中注入第二导电类型离子形成保护环，以及多个相互间隔且位于保护环内的第二导电类型掩埋区。进一步地，本 专利技术所述形成肖特基二极管的方法中所述c)步骤具体为: 去除保护环之间第一半导体层上部分第一掩膜层，于第一导电类型第一半导体层中形成多个相互间隔沟槽，所述沟槽位于所述掩埋区之上，单个沟槽的纵截面宽度大于单个掩埋区的纵截面宽度。进一步地，本专利技术所述形成肖特基二极管的方法中所述c)步骤具体为: 于第一导电类型第一半导体层中形成多个相互间隔沟槽，所述沟槽位于所述掩埋区之上，单个沟槽的纵截面宽度等于单个掩埋区的纵截面宽度。进一步地，本专利技术所述形成肖特基二极管的方法中沟槽的纵截面为倒梯形或方形。进一步地，本专利技术所述第一半导体层包括衬底和位于衬底之上的外延层。进一步地，本专利技术所述形成肖特基二极管的方法中第一导电类型为N型，所述的第二导电类型为P型，第二导电类型离子为B或者BF2。进一步地，本专利技术所述形成肖特基二极管的方法中第二导电类型离子注入剂量为10n-1015/cm2。本专利技术的有益效果:本专利技术形成肖特基二极管包括以下步骤:a)提供第一导电类型第一半导体层山)于第一半导体层中形成第二导电类型保护环，以及多个相互间隔且位于保护环内第二导电类型掩埋区；c)于第一导电类型第一半导体层中形成多个相互间隔的沟槽，所述沟槽位于所述掩埋区之上，单个沟槽的纵截面宽度等于或大于单个掩埋区纵截面宽度；d)于第一导电类型第一半导体层之上和沟槽中形成金属层；e)于金属层上和第一导电类型第一半导体层的背面形成金属电极；本专利技术形成肖特基二极管的方法中掩埋区先于沟槽形成，那么在形成掩埋区时沟槽的侧壁不会受到第二导电类型离子污染，因此金属层与沟槽侧壁形成肖特基接触，增大了肖特基接触面积，降低了器件导通压降；而且掩埋区先于沟槽形成，不需要在沟槽中形成填充层，这样降低工艺成本和难度。附图说明图1-1至1-8现有技术I形成肖特基二极管的结构示意图。图2-1至2-3现有技术2形成掩埋区的结构示意图。图3-1至3-7本专利技术实施例形成肖特基二极管的结构示意图。图4本专利技术另一实施例肖特基二极管。具体实施例方式以下结合附图对本专利技术的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本专利技术，并不用于限制本专利技术。为了更清楚描述本专利技术，对下面几个词语进行定义，竖向是指附图的上下方向；背面是指与附图上面相反的一面，纵截面宽度是指某区域纵向截取二极管的宽度。下面通过图3-1至3-7描述本专利技术一种实施例肖特基二极管的形成方法，包括以下步骤: 提供第一导电类型第一半导体层15，如图3-1所示； 于第一半导体层中形成第二导电类型保护环3，以及多个相互间隔且位于保护环内第二导电类型掩埋区6，如图3-4所示； 于第一导电类型第一半导体层中形成多个相互间隔的沟槽4，所述沟槽位于所述掩埋区之上，单个沟槽的纵截面宽度等于或大于单个掩埋区纵截面宽度，如图3-5所示； 于第一导电类型第一半导体层之上和沟槽中形成金属层7，如图3-6所示； 于金属层上形成第二金属电极8和第一导电类型第一半导体层的背面形成金属电极9，如图3-7所示。从上述方案可以看出:在本专利技术形成肖特基二极管的方法中，掩埋区先于沟槽形成，那么在形成掩埋区时沟槽的侧壁不会受到第二导电类型离子的污染，因此金属层与沟槽侧壁也形成肖特基接触，增大了肖特基接触面积，降低了器件导通压降；而且掩埋区先于沟槽形成，不需要在沟槽中形成填充层，这样降低工艺成本和难度。进一步地，在另一实施例中，所述肖特基二极管的形成方法，包括以下步骤: 提供第一半导体层，第一半导体层包括N+衬底I和位于衬底之上的N-外延层2，外延层电阻率的大小和厚度由其器件的击穿电压决定，第一半导体层可以通过单独购买N+衬底后在之上生长外延层2形成，也可以直接够买符合需要的第一半导体层，当然第一半导体层也可以为一层背面掺杂N+离子且正面掺杂N-离子的半导体层，如图3-1所示； 在第一半导体层上生长第一掩膜层，掩膜层包括第一氧化层5和本文档来自技高网...

【技术保护点】
一种形成肖特基二极管的方法，其特征在于，包括以下步骤：a）提供第一导电类型第一半导体层；b）于第一半导体层中形成第二导电类型保护环,以及多个相互间隔且位于保护环内第二导电类型掩埋区；c)于第一导电类型第一半导体层中形成多个相互间隔的沟槽，所述沟槽位于所述掩埋区之上，单个沟槽的纵截面宽度等于或大于单个掩埋区纵截面宽度；d)于第一导电类型第一半导体层之上和沟槽中形成金属层；e)于金属层上和第一导电类型第一半导体层的背面形成金属电极。

【技术特征摘要】
1.一种形成肖特基二极管的方法，其特征在于，包括以下步骤: a)提供第一导电类型第一半导体层； b)于第一半导体层中形成第二导电类型保护环，以及多个相互间隔且位于保护环内第二导电类型掩埋区； c)于第一导电类型第一半导体层中形成多个相互间隔的沟槽，所述沟槽位于所述掩埋区之上，单个沟槽的纵截面宽度等于或大于单个掩埋区纵截面宽度； d)于第一导电类型第一半导体层之上和沟槽中形成金属层； e)于金属层上和第一导电类型第一半导体层的背面形成金属电极。2.根据权利要求1所述形成肖特基二极管的方法，其特征在于，所述b)步骤包括以下步骤: 于第一导电类型第一半导体层上形成第一掩膜层； 间隔去除第一掩膜层； 向第一半导体层中注入第二导电类型离子形成保护环，以及多个相互间隔且位于保护环内的第二导电类型掩埋区。3.根据权利要求2所述形成肖特基二极管的方法，其特征在于，所述c)步骤具体为: 去除保护环之间第一半导体层上部分第一掩膜层，于第一导...

【专利技术属性】
技术研发人员：曾爱平，张兴来，陈朝伟，李春霞，陈宇，
申请(专利权)人：比亚迪股份有限公司，
类型：发明
国别省市：