一种高电源抑制比的基准电压源制造技术

本实用新型专利技术公开了一种高电源抑制比的基准电压源，包括偏置电路、零温度系数电压产生电路、运放电路、基准电压产生电路和调节电路；偏置电路第一输出端连接零温度系数电压产生电路的第一输入端、运放电路的输出端、基准电压产生电路的第一输入端和调节电路的第一输入端；偏置电路第二输出端连接零温度系数电压产生电路的第二输入端和基准电压产生电路的第二输入端；偏置电路的第三输出端连接运放电路的第三输入端，零温度系数电压产生电路的第一输出端连接运放电路的第一输入端，零温度系数电压产生电路的第二输出端连接运放电路的第二输入端，基准电压产生电路的输出端连接调节电路的第二输入端，调节电路的输出端连接偏置电路的第一输出端。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种基准电压源的改进，具体的说是一种高电源抑制比的基准电压源。
技术介绍
随着集成电路工艺的不断发展，以及电路系统结构的复杂化，对模数转换器、数模转换器、锁相环等模拟电路提出了更高的要求，高精度、高稳定性越来越受到重视，基准电压源是这些模拟电路的基本模块，其精度和稳定度直接关系到电路的工作状态和电路的性能，因此一个高精度的基准电压源是十分重要的。一个高精度基准电压源要求输出电压稳定，温度系数小，电源抑制比高。目前常用的电压源是带隙基准电压源，如图1，采用双极型器件实现。双极晶体管的基极-发射极电压Vbe具有负温度系数，两个工作在不同电流密度下的双极晶体管的基极-发射极电压差A Vbe具有正温度系数，对Vbe和A Vbe进行适当的加权就可以得到零温度系数的输出电压。这种传统的带隙基准电压源结构很难获得很高的电源抑制比，而高精度的模拟电路又要求具有很高的电源抑制比。
技术实现思路
本技术的目的在于提供一种高电源抑制比的高精度基准电压源，用于解决传统带隙基准电压源很难获得高电源抑制比的问题。为了达到以上目的，本技术所采用的技术方案是该一种高电源抑制比的基准电压源，包括偏置电路、零温本文档来自技高网...

【技术保护点】
一种高电源抑制比的基准电压源，包括偏置电路（1）、零温度系数电压产生电路（2）、运放电路（3）和基准电压产生电路（4），其特征在于：还设有调节电路（5）；所述偏置电路（1）的第一输出端分别与所述零温度系数电压产生电路（2）的第一输入端、所述运放电路（3）的输出端、所述基准电压产生电路（4）的第一输入端和所述调节电路（5）的第一输入端连接；所述偏置电路（1）的第二输出端分别与所述零温度系数电压产生电路（2）的第二输入端和所述基准电压产生电路（4）的第二输入端连接；所述偏置电路（1）的第三输出端与运放电路（3）的第三输入端连接，所述零温度系数电压产生电路（2）的第一输出端与所述运放电路（3）的第一...

【技术特征摘要】
1.一种高电源抑制比的基准电压源，包括偏置电路(I)、零温度系数电压产生电路(2 )、运放电路(3 )和基准电压产生电路(4 )，其特征在于:还设有调节电路(5 );所述偏置电路(I)的第一输出端分别与所述零温度系数电压产生电路(2)的第一输入端、所述运放电路(3)的输出端、所述基准电压产生电路(4)的第一输入端和所述调节电路(5)的第一输入端连接；所述偏置电路(I)的第二输出端分别与所述零温度系数电压产生电路(2)的第二输入端和所述基准电压产生电路(4)的第二输入端连接；所述偏置电路(I)的第三输出端与运放电路(3)的第三输入端连接，所述零温度系数电压产生电路(2)的第一输出端与所述运放电路(3)的第一输入端连接，所述零温度系数电压产生电路(2)的第二输出端与所述运放电路(3)的第二输入端连接，所述基准电压产生电路(4)的输出端与所述调节电路(5)的第二输入端连接，所述调节电路(5)的输出端与所述偏置电路(I)的第一输出端连接。2.根据权利要求1所述的一种高电源抑制比的基准电压源，其特征在于:所述偏置电路(1)，包括 NMOS 管 M1A、M1B、M2A、M2B 和 PMOS 管 M3A、M3B、M4，其中 NMOS 管 MlA 的漏极和栅极、NMOS管MlB的栅极与NMOS管M2A的源极相连作为所述偏置电路(I)的第三输出端，NMOS管MlB的漏极与NMOS管M2B的源极相连，NMOS管M2A的漏极和栅极、NMOS管M2B的栅极与PMOS管M3B的漏极相连，PMOS管M4的漏极和栅极、PMOS管M3B的栅极与NMOS管M2B的漏极相连作为所述偏置电路(I)的第二输出端，PMOS管M3B的源极与M3A的漏极相连，PMOS管M3A、PM0S管M4的源极接直流电输入端，PMOS管M3A的栅极作为所述偏置电路(I)的第一输出端，NMOS管MlA的源极和NMOS管MlB的源极接地。3.根据权利要求1所述的一种高电源抑制比的基准电压源，其特征在于:所述零温度系数电压产生电路(2)，包括 PMOS 管 M5A、M5B、M6A、M6B、M7A、M7B、M12A、M12B、M13A、M13B,NMOS 管 M8，PNP 管 Q1、Q2、Q3、Q4 和电阻 R1A、R1B、R2 ;其中，PMOS 管 M5A、M6A、M7A、M12A 和M13A的栅极相连作为所述零温度系数电压产生电路(2)的第一输入端，PMOS管M5B、M6B、M7B、M12B、M13B的栅极相连接作为所述零温度系数电压产生电路(2)的第二输入端，PMOS管M5A的漏极与PMOS管M5B的源极相连，PMOS管M6A的漏极与PMOS管M6B的源极相连，PMOS管M7A的漏极与PMOS管M7`B的源极相连，PMOS管M12A的漏极与PMOS管M12B的源极相连，PMOS管M13A的漏极与PMOS管M13B的源极相连，NMOS管M8的栅极和漏极、PNP管Ql的基极、PNP管Q3的基极、电阻RlA的负端和电阻RlB的负端与M5B的漏极相连，PNP管Ql的发射极和PNP管Q2的基极与PMOS管M6B的漏极相连，PNP管Q2的发射极和电阻RlA的正端与PMO...

【专利技术属性】
技术研发人员：郝振刚，李启龙，邱德华，单来成，尚绪树，桑涛，宋金凤，颜雨，李新实，
申请(专利权)人：山东力创科技有限公司，
类型：实用新型
国别省市：