半导体元件的制造方法技术

本发明专利技术提出一种具有多层结构的半导体元件的制造方法。根据本发明专利技术的一实施例的半导体元件的制造方法包含如下步骤：在化学气相沉积装臵的腔内部装载基板的步骤；形成多层结构的步骤，通过交替重复在基板上形成掺杂非晶硅层的步骤和在基板上形成含硅绝缘层的步骤来交替层叠多个掺杂非晶硅层和多个绝缘层，其中在基板上形成掺杂非晶硅层的步骤是通过向装载有基板的腔内部注入硅前体和导电型掺杂剂来进行的，而在基板上形成含硅绝缘层的步骤是通过向装载有基板的腔内部注入硅前体和反应气体来进行的。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种，更具体涉及一种具有多层结构的。
技术介绍
近年来，随着半导体产业的发展和使用者的需求，对电子设备的高集成化及高性能化的要求变得更高，由此也对电子设备核心部件一半导体元件要求高集成化及高性能化。但在为满足半导体元件高集成化的微细结构的实现上有一定困难。例如，为实现微细结构需要具有更高分辨率的半导体制造装铬，但实际上因费用过多而不具有经济性，或无法满足市场需求。而且，随着半导体元件的细微化也面临着物理性的限制。
技术实现思路
专利技术要解决的课题本专利技术的技术课题在于解决上述现有技术问题，其目的在于提供一种高集成化的。尤其是，提供一种为实现高集成化而具有多层结构的。可以通过下述具体说明和附图使本专利技术的其他目的更加明确。解决课题的方法本专利技术一实施例的包括如下步骤:在化学气相沉积装铬的腔内部装载基板的步骤；形成多层结构的步骤，通过交替重复在所述基板上形成掺杂非晶硅层的步骤和在所述基板上形成含硅绝缘层的步骤来交替层叠多个所述掺杂非晶硅层和多个所述绝缘层，其中在所述基板上形成掺杂非晶硅层的步骤是通过向装载有所述基板的腔内部注入硅前体和导电型掺杂剂来进行的，而在所述基板上形成含硅绝缘层的步骤是通过向装载有所述基板的腔内部注入硅前体和反应气体来进行的。所述化学气相沉积设备可以为低压化学气相沉积装铬。可以将所述基板的温度稳定地维持而实行所述形成掺杂非晶硅层的步骤和所述形成绝缘层的步骤。可以将所述基板的温度维持在500°C至650°C而实行所述形成掺杂非晶硅层的步骤和所述形成绝缘层的步骤。可以将所述腔内部的压力稳定地维持而实行所述形成掺杂非晶硅层的步骤和所述形成绝缘层的步骤。可以将所述腔内部的压力维持在IOTorr至300Torr而实行所述形成掺杂非晶硅层的步骤和所述形成绝缘层的步骤。所述掺杂非晶硅层的导电型为P型。所述具有导电型的掺杂剂为B2H6或BC13气体。所述含硅绝缘层为硅氧化膜或硅氮化膜。在形成所述多层结构的步骤中，层叠在所述多层结构中的多个所述掺杂非晶硅层以维持非晶状态的方式构成。所述硅前体为从包含SiH4、Si2H6, Si3H8以及Si4Hltl的气体群中选择的一种以上气体。所述多层结构如下:包括η个所述掺杂非晶硅层和n-Ι个所述绝缘层(其中，η为2以上的整数)，并以在η个所述掺杂非晶硅层的各层之间配铬一个所述绝缘层的方式形成。所述多层结构如下:包括m个所述绝缘层和m-Ι个所述掺杂非晶硅层(其中，m为2以上的整数)，并以在m个所述绝缘层的各层之间配铬一个所述掺杂非晶硅层的方式形成。专利技术效果本专利技术一实施例的，即使层叠高度增加也能够形成具有一定厚度的多层结构。尤其是，能够形成即使层叠高度增加也不会产生弯曲(warpage)并且厚度也不会变薄的多层结构。而且，能够在相同工序装铬腔内，且以相同温度条件和压力条件形成构成多层结构的两种以上的层，因此可以减少工序时间和工序费用。能够形成多层结构而形成包括三维存储单元的半导体元件，与各存储单元层叠的高度无关而具有有效特性。由此可以利用相同工序设备提供更加高集成化的半导体元件。附图说明图1是表示本专利技术第一实施例的具有多层结构的、的流程图。图2是表示本专利技术第二实施例的具有多层结构的、的流程图。图3是表示本专利技术第一实施例的变形的具有多层结构的、的流程图。图4是表示本专利技术第二实施例的变形的具有多层结构的、的流程图。图5是表示用于制造本专利技术实施例的具有多层结构的半导体元件的、半导体制造装铬的概略剖面图。图6是表示本专利技术第一实施例的半导体元件多层结构的剖面图。图7是表示本专利技术第二实施例的半导体元件多层结构的剖面图。图8是表示本专利技术第一实施例的变形的半导体元件多层结构的剖面图。图9是表示本专利技术第二实施例的变形的半导体元件多层结构的剖面图。图10是将本专利技术实施例的多层结构的剖面与比较试料的剖面进行比较的透射电子显微镜照片。图11是表示本专利技术实施例的具有多层结构的、半导体元件的排列结构的剖面图。具体实施方案接着，参照附图对基于本专利技术技术性思想的实施例进行详细说明。但本专利技术技术性思想的实施例可以变形为其他多种形式，本专利技术的范围不应理解为限定在下述实施例。根据本专利技术技术性思想的实施例是为了向本领域技术人员更加清楚地说明而提供的。在附图中，相同的附图标记始终表示相同要素。而且，在附图中仅示意性示出了多种构件和区域。由此本专利技术并不限于附图中示出的相对大小或间隔。图1是表示专利技术第一实施例的具有多层结构的、的流程图。如图1所示,在化学气相沉积(CVD, Chemical Vapor Deposition)装络的腔内部装载基板(S100)。在装载于所述腔内部的基板上形成多层结构(S200)，并为形成多层结构可以一并实行形成非晶硅层的步骤(S210)和形成含硅绝缘层的步骤(S220)。所述非晶娃层可以由导电型掺杂非晶娃(doped conductive amorphoussilicom)构成。为形成所述非晶娃层，作为气源将娃族(si I icon-based)气体用作娃前体。另外，为形成由导电型掺杂非晶硅构成的所述非晶硅层，可以一并注入导电型掺杂剂(dopant)ο所述含硅绝缘层可以由硅氧化膜或硅氮化膜构成。为形成由硅氧化膜或硅氮化膜构成的所述含硅绝缘层，作为气源可以与硅前体一起使用包含氧气或氮气的反应气体。考虑到欲形成的多层结构的层数，可以重复(S230)实行形成非晶硅层的步骤(S210)和形成含硅绝缘层的步骤(S220)。形成多层结构的步骤(S200)可以以所述非晶硅层保持非晶状态的方式进行，其中形成多层结构的步骤(S200)重复实行形成非晶硅层的步骤(S210)和形成含硅绝缘层的步骤(S220)。在形成所述多层结构后，可以从化学气相沉积装铬的所述腔内部卸载所述基板(S900)。由此所述多层结构能够以交替层叠所述非晶硅层和所述含硅绝缘层的方式形成。所述化学气相沉积装铬可以为低压化学气相沉积(Low-Pressure CVD, LPCVD)装铬。可以在低压化学气相沉积装铬的腔内部稳定地维持所述腔内部的压力而形成所述多层结构。例如，可以将所述腔内部的压力维持在IOTorr至300ΤΟΠ.而形成所述多层结构。即，可以稳定地维持所述腔内部的压力而实行所述形成非晶硅层的步骤(S210)和所述形成含硅绝缘层的步骤(S220)。另外，可以在低压化学气相沉积装铬的腔内部稳定地维持所述基板的温度而形成所述多层结构。例如，可以将所述基板的温度维持在500°C _650°C而形成所述多层结构。即，可以在稳定地维持所述基板的温度而实行所述形成非晶硅层的步骤(S210 )和所述形成含硅绝缘层的步骤(S220)。图2是表示本专利技术第二实施例的具有多层结构的、的流程图。如图2所示，在化学气相沉积装铬的腔内部装载基板(S102)。在装载于所述腔内部的基板形成多层结构(S202)，为形成多层结构可以一并实行形成含硅绝缘层的步骤(S212)和形成非晶硅层的步骤(S222)。考虑到欲形成的多层结构的层数，可以重复(S232)实行用于形成多层结构的、形成含硅绝缘层的步骤(S212)和形成非晶硅层的步骤(S222)。在形成所述多层结构后，可以从化学气相沉积装铬的所述腔内部卸载所述基板。(S902 )由此所述多层结构能够以本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2010.09.06 KR 10-2010-00869641.一种半导体元件的制造方法，其特征在于，所述制造方法包括如下步骤: 在化学气相沉积装铬的腔内部装载基板的步骤； 形成多层结构的步骤，通过交替重复在所述基板上形成掺杂非晶硅层的步骤和在所述基板上形成含硅绝缘层的步骤来交替层叠多个所述掺杂非晶硅层和多个所述绝缘层，其中在所述基板上形成掺杂非晶硅层的步骤是通过向装载有所述基板的腔内部注入硅前体和导电型掺杂剂来进行的，而在所述基板上形成含硅绝缘层的步骤是通过向装载有所述基板的腔内部注入硅前体和反应气体来进行的。2.权利要求1所述的半导体元件的制造方法，其特征在于，所述化学气相沉积设备为低压化学气相沉积装铬。3.权利要求1所述的半导体元件的制造方法，其特征在于，将所述基板的温度稳定地维持而实行所述形成掺杂非晶硅层的步骤和所述形成绝缘层的步骤。4.权利要求3所述的半导体元件的制造方法，其特征在于，将所述基板的温度维持在500°C至650°C而实行所述形成掺杂非晶硅层的步骤和所述形成绝缘层的步骤。5.权利要求1所述的半导体元件的制造方法，其特征在于，将所述腔内部的压力稳定地维持而实行所述形成掺杂非晶硅层的步骤和所述形成绝缘层的步骤。6.权利要求5所述的半导体元件的制造方法，其特征...

【专利技术属性】
技术研发人员：金海元，禹相浩，赵星吉，张吉淳，
申请(专利权)人：株式会社EUGENE科技，
类型：
国别省市：