用于沟槽器件的集成的栅流道和场植入终端制造技术

本发明专利技术涉及用于沟槽器件的集成的栅流道和场植入终端。在一个通常的方面，装置可以包括形成在基板的外延层内的多个沟槽金属氧化物半导体场效应晶体管（MOSFET）器件以及布置在多个沟槽MOSFET器件周围并且布置在外延层内的栅流道沟槽。该装置还可以包括通过阱植入部的限定并且布置在栅流道沟槽周围的漂浮场植入部。

【技术实现步骤摘要】

本专利技术涉及用于沟槽器件的集成的栅流道(gate runner)和场植入终端。
技术介绍
已知的晶体管装置可以被构造为以相当高的电压处理相当大的电流。可称为功率器件的这种晶体管器件装置可以包括例如双极场效应器件，双极场效应器件包括例如绝缘栅双极晶体管(IGBT)、金属氧化物半导体场效应晶体管(MOSFET)等。这些晶体管器件可以被构造成具有各种特征，诸如低导通电阻、快速切换速度、切换操作过程中的低电流消耗、各种栅结构固有的相对低的电容等。尽管在晶体管器件技术中具有显著进步，但对于较高电流等级的其中一个限制因素是击穿电压，特别是在边缘终端区域中。因为半导体结可能具有一些非理想的特征(例如，有限边界、变化(诸如弯曲))，可以采用边缘终端技术，例如，以使可能不利地影响击穿电压的其它高集中度电场线迁移。遗憾的是，晶体管器件中包括的多种已知的终端结构会占据器件芯片区域(die area)的主要部分，可能制造昂贵，并且可能在半导体器件内造成机械应力/应变。因此，存在对于系统、方法和装置的需要以解决现有技术的不足并且提供其它新的和新颖的特征。
技术实现思路
在一个通常的方面，一种装置可包括形成在基板的外延层内的多个沟槽金属氧化物半导体场效应晶体管(MOSFET)器件以及布置在所述多个沟槽MOSFET器件周围且布置在外延层内的栅流道沟槽。该装置还可包括通过阱植入(well implant)限定的且布置在栅流道沟槽周围的漂浮场植入部(floating-field implant,浮置场植入部)。在另一个通常的方面，一种装置可包括形成在基板的外延层内的多个沟槽半导体器件以及布置在所述多个沟槽半导体器件周围且布置在外延层内的栅流道沟槽。该装置还可包含布置在栅流道沟槽内且具有凹部的多晶硅材料。并且又一个通常的方面，一种方法可包括在基板的外延层的漂浮场区内形成第一掺杂区，以及在外延层的有源区内形成第二掺杂区的至少一部分。该方法还可包括在外延层的栅流道区内限定栅流道沟槽。外延层的栅流道区可布置在外延层的有源区与外延层的漂浮场区之间。在附图中以及下面的描述中阐述一个或多个实施例的细节。其它特征将从描述和附图中以及从权利要求中显而易见。附图说明图1是示出了包括几个区的半导体芯片的框图。图2是与沟槽栅流道集成在一起的一组漂浮场植入部的俯视图，该沟槽栅流道具有布置在沟槽内的至少一部分。图3A至图3E是示出用于制造包括漂浮场植入部和沟槽栅流道的半导体芯片的方法的截面图。图4是示出包括已被抛光的绝缘层的半导体芯片的截面图。图5是示出具有已被抛光的绝缘层的另一半导体芯片的截面图。图6是示出用于形成半导体芯片的栅流道沟槽以及多个掺杂区的过程的示图。具体实施例方式图1是示出了包括几个区的半导体芯片192的框图。半导体芯片192具有漂浮场区110、栅流道区120、以及有源区130。如图1中所示，栅流道区120布置在漂浮场区110与有源区130之间。有源区130可包括半导体器件132。在一些实施方式中，半导体器件132可电耦接到多个其它的半导体器件(未示出)。在一些实施方式中，半导体器件132可被构造成作为单个半导体器件操作或者作为单个半导体器件与多个其它的半导体器件共同操作。在一些实施方式中，半导体器件132可称作有源器件。在一些实施方式中，半导体器件132 (或者另外的半导体器件)可以例如是任何类型的功率金属氧化物半导体场效应晶体管(M0SFET)。在一些实施方式中，半导体器件132 (或者另外的半导体器件)可以例如是沟槽MOSFET器件、沟槽双扩散金属氧化物半导体(DMOS)器件、UMOS器件等。在一些实施方式中，半导体器件132可以是任何类型的垂直定向的功率器件。在一些实施方式中，半导体器件132 (或者另外的半导体器件)可以不是沟槽型器件(例如，具有或利用沟槽结构的器件)。栅流道区120可包括布置在沟槽内的栅流道122。在一些实施方式中，栅流道122因为布置在沟槽内，因此可称作沟槽栅流道。在一些实施方式中，设置有沟槽栅流道122的沟槽可以利用与用于形成半导体器件132的一个或多个沟槽(其可以称作器件沟槽)的相同的沟槽工艺而形成。在一些实施方式中，沟槽栅流道122可具有布置在多个沟槽(未示出)内的部分。漂浮场区110可包括漂浮场植入部112，漂浮场植入部可利用植入工艺形成在漂浮场区110内。具体地说，漂浮场植入部112 (还可称为场限定植入部)可以利用阱植入工艺形成(例如，P阱植入工艺，N阱植入工艺)。在一些实施方式中，用于形成半导体器件132的一个或多个植入部的植入工艺可用来形成漂浮场植入部112。在一些实施方式中，漂浮场区110可包括多个漂浮场植入部(未示出)。在一些实施方式中，半导体器件132可称为边缘半导体器件(例如，边缘沟槽MOSFET器件)，因为半导体器件132可相对靠近半导体芯片192的边缘194布置。在一些实施方式中，没有其它的半导体器件(诸如与半导体器件132类似的半导体器件)可布置在半导体器件132与半导体芯片192的边缘194之间，因为半导体器件132是边缘器件。其它的半导体器件(其可能是或可能不是沟槽器件)可布置在半导体器件132的右侧(沿着远离边缘194的方向)。由于漂浮场植入部112在半导体芯片192中与半导体器件132集成在一起，所以半导体器件132的击穿电压可以比可能没有漂浮场植入部112的半导体器件的击穿电压更高。漂浮场植入部112可被构造为降低例如电场拥堵。在一些实施方式中，与半导体器件132相关的耗尽区(未示出)由于漂浮场植入部112而可增大(朝着边缘194扩展)。在没有漂浮场植入部112的情况下，耗尽区可能相对较小，并且击穿电压会比具有漂浮场植入部112的情况更小。与半导体器件132相关的击穿电压会比仅具有栅流道122的情况更高(并且因此半导体器件132可作为较高的电压器件操作)。在一些实施方式中，漂浮场植入部112、栅流道122和半导体器件132可形成在半导体芯片192的外延层内。在一些实施方式中,夕卜延层可掺杂有N型掺杂剂或P型掺杂剂。如图1中所示，漂浮场植入部112和沟槽栅流道122与半导体器件132 —起集成在半导体芯片192中。具体地说，漂浮场植物件112的形成和沟槽栅流道122的形成集成在用于制造半导体器件132的工艺中。换句话说，用于制造半导体器件132的工艺步骤还可用于制造漂浮场植入部112和/或沟槽栅流道122。在一些实施方式中，在没有特别地用于制造漂浮场植入部112和/或沟槽栅流道122的其他工艺步骤的情况下，用于制造半导体器件132的工艺步骤也可用来制造漂浮场植入部112和/或沟槽栅流道122。因此，漂浮场植入部112和沟槽栅流道122可以以有效的方式(例如成本效益方式)制造。沟槽栅流道122与漂浮场植入部112的结合可以共同起到边缘终端的作用，该边缘终端比不包括沟槽栅流道122和漂浮场植入部112的结合的边缘终端可具有对表面电荷变化更弱的敏感性。此外，沟槽栅流道122和/或钝化层(未示出)上的机械应力/应变可减小，因为沟槽栅流道122和漂浮场植入部112集成在半导体芯片192中。下面更详细地描述关于漂浮场植入部112和沟槽栅流道122与半导体器件132 —起集成到半导体本文档来自技高网...

【技术保护点】
一种装置，所述装置包括：多个沟槽金属氧化物半导体场效应晶体管（MOSFET）器件，所述多个沟槽MOSFET器件形成在基板的外延层内；栅流道沟槽，所述栅流道沟槽布置在所述多个沟槽MOSFET器件周围并布置在所述外延层内；以及漂浮场植入部，所述漂浮场植入部通过阱植入部限定并且布置在所述栅流道沟槽周围。

【技术特征摘要】
2011.10.25 US 13/280,4521.一种装置，所述装置包括: 多个沟槽金属氧化物半导体场效应晶体管(MOSFET)器件，所述多个沟槽MOSFET器件形成在基板的外延层内； 栅流道沟槽，所述栅流道沟槽布置在所述多个沟槽MOSFET器件周围并布置在所述外延层内；以及 漂浮场植入部，所述漂浮场植入部通过阱植入部限定并且布置在所述栅流道沟槽周围。2.根据权利要求1所述的装置，其中，所述漂浮场植入部通过第一阱植入部限定， 所述装置还包括: 通过第二阱植入部限定的漂浮场植入部，所述通过第二阱植入部限定的漂浮场植入部布置在所述栅流道沟槽周围并且布置在通过第一阱植入部限定的漂浮场植入部周围。3.根据权利要求1所述的装置，还包括: 多晶硅材料，所述多晶硅材料布置在所述栅流道内并且具有凹入部分；以及 金属材料，所述金属材料布置在所述多晶硅材料的所述凹入部分内。4.根据权利要求1所述的装置，其中，所述栅流道沟槽是第一栅流道沟槽， 所述装置还包括: 第二栅流道沟槽，所述第 二栅流道沟槽布置在所述多个沟槽MOSFET器件周围；以及 金属材料，布置在所述第一栅流道沟槽和第二栅流道沟槽的上方。5.根据权利要求1所述的装置，其中，所述栅流道沟槽是第一栅流道沟槽， 所述装置还包括: 第二栅流道沟槽，所述第二栅流道沟槽布置在所述多个沟槽MOSFET器件周围；以及金属材料，所述金属材料被构造为电耦接布置在所述第一栅流道沟槽内的导电材料以及布置在所述第二栅流道沟槽内的导电材料。6.根据权利要求1所述的装置，其中，所述栅流道沟槽和所述漂浮场植入部共同用作用于来自所述多个沟槽MOSFET器件的边缘沟槽MOSFET器件的终端。7.根据权利要求1所述的装置，还包括: 栅电极，所述栅电极耦接至来自所述多个MOSFET器件的沟槽MOSFET器件；以及 导电材料，所述导电材料布置在所述栅流道沟槽内，并且电耦接至所述栅电极。8.一种装置，该装置包括: 多个沟槽半导体器件，所述多个沟槽半导体器件形成在基板的外延层内； 栅流道沟槽，所述栅流道沟槽布置在所述多个沟槽半导体器件周围并且布置在所述外延层内；以及 多晶硅材料，所述多晶硅材料布置在所述栅流道沟槽内并且具有凹入部分。9.根据权利要求8所述的装置，还包括: 金属材料，所述金属材料布置在所述多晶硅材料的所述凹入部分内，所述金属材料限定栅流道。10.根据权利要求8所述的装置，还包括: 漂浮场植入部，所述漂浮场植入部通过阱植入部限定并且布置在所述漂栅流道沟槽周围。11.根据权...

【专利技术属性】
技术研发人员：郝际发，加里·多尔尼，马克·里乌，
申请(专利权)人：飞兆半导体公司，
类型：发明
国别省市：