一种MOS器件及其制造方法技术

本发明专利技术涉及一种MOS器件及其制造方法。所述器件包括半导体衬底；形成在半导体衬底中的沟道；形成在沟道上的栅堆叠以及围绕所述栅堆叠的侧墙；以及形成在侧墙两侧的衬底中的源/漏极；其中所述栅堆叠由绝缘层和其上的多层金属栅构成，所述多层金属栅由用于向所述沟道引入应力的应变金属层、用于调节金属栅的功函数的功函数调节层构成，所述功函数调节层从底部与侧面围绕应变金属层。多层金属栅结构克服了常规的应变金属栅材料不能同时满足功函数调节和施加的应变效果最优化的缺陷。

【技术实现步骤摘要】

本专利技术涉及半导体领域，特别涉及一种MOS器件及其制造方法。
技术介绍
从90nm CMOS集成电路工艺起，随着器件特征尺寸的不断缩小，以提高沟道载流子迁移率为目的应变沟道工程(Strain Channel Engineering)起到了越来越重要的作用。多种应变技术被集成到器件工艺中去以提高器件驱动能力。其中一种方法是产生“全局应力”，全局应力是通常利用如下结构产生的，例如应变SiGe衬底，SiGe驰豫缓冲层上生长的应变硅衬底，或绝缘体上的应变硅等结构。另一种方法是产生“局部应力”，局部应力通常通过单轴工艺诱导产生，例如如下结构所产生的:产生应力的浅槽隔离结构、(双)应力衬里、嵌入在PMOS的源/漏极(S/D)区中的SiGe (e_SiGe)结构、嵌入在NMOS的源/漏极(S/D)区中的SiC (e-SiC)结构等。然而，这些常规应力技术效果会随着器件特征尺寸的缩小而不断削弱，使得器件驱动能力的增加幅度无法达到预定目标。应变金属栅工程提供了一种新的对沟道产生应力的来源，可以改善源/漏异质外延层、应变衬里绝缘层等常规应力源效果随器件尺寸缩减而不断减弱的不利影响。如图1中所示，在M本文档来自技高网...

【技术保护点】
一种MOS器件，包括半导体衬底；形成在半导体衬底中的沟道；形成在沟道上的栅堆叠以及围绕所述栅堆叠的侧墙；以及形成在侧墙两侧的衬底中的源/漏极；其中所述栅堆叠由绝缘层和其上的多层金属栅构成，所述多层金属栅由用于向所述沟道引入应力的应变金属层、用于调节金属栅的功函数的功函数调节层构成，所述功函数调节层从底部与侧面围绕应变金属层。

【技术特征摘要】
1.一种MOS器件，包括 半导体衬底； 形成在半导体衬底中的沟道； 形成在沟道上的栅堆叠以及围绕所述栅堆叠的侧墙；以及 形成在侧墙两侧的衬底中的源/漏极； 其中所述栅堆叠由绝缘层和其上的多层金属栅构成，所述多层金属栅由用于向所述沟道引入应力的应变金属层、用于调节金属栅的功函数的功函数调节层构成，所述功函数调节层从底部与侧面围绕应变金属层。2.如权利要求1所述的MOS器件，还包括在所述功函数调节层和所述应变金属层之间形成的阻挡层。3.如权利要求1或2所述的MOS器件，其中在所述MOS器件为NMOS的情况下，所述功函数调节层的材料的功函数接近导带底；在所述MOS器件为PMOS的情况下，所述功函数调节层的材料的功函数接近价带顶。4.如权利要求3所述的MOS器件，其中所述功函数调节层的材料从如下组中选择:·(1)化合物MxlNyl、Mx2Siy2Nzl、Mx3Aly3Nz2 或 MaAlx3Siy3Nz2 ；(2)化合物MxlNyl、Mx2Siy2Nzl、Mx3Aly3Nz2 或 MaAlx3Siy3Nz2 和金属 Co、N1、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、T1、Hf、Zr、W、Ir、Eu、Nd、Er 或 La 的复合层；或者 (3)掺杂有金属Co、N1、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、T1、Hf、Zr、W、Ir、Eu、Nd、Er 或La 的化合物 MxlNyl、Mx2Siy2Nzl、Mx3Aly3Nz2 或 MaAlx3Siy3Nz2, 其中，“Μ”代表Ta、T1、Hf、Zr、Mo或W，a、xl_x3、yl_y3和zl_z2是对应元素在化合物中的原子个数。5.如权利要求1或2所述的MOS器件，其中在所述MOS器件为NMOS的情况下，所述应变金属层的本征应力为压应力，且大于3Gpa ;在所述MOS器件为PMOS的情况下，所述应变金属层的本征应力为张应力，且大于3Gpa。6.如权利要求5所述的MOS器件，其中所述应变金属层的材料从如下组中选择:(1)化合物MxlNyl、Mx2Siy2Nzl、Mx3Aly3Nz2 *MaAlx3Siy3Nz2 ； (2)金属Co、N1、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、T1、Hf、Zr、W、Ir、Eu、Nd、Er 或 La ； (3)掺杂有金属Co、N1、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、T1、Hf、Zr、W、Ir、Eu、Nd、Er 或La 的化合物 MxlNyl、Mx2Siy2Nzl、Mx3Aly3Nz2 或 MaAlx3Siy3Nz2 ；(4)CoSi2, TiSi2, NiSi, PtSi, NiPtSi, CoGeSi, TiGeSi 或 NiGeSi ;(5)In2O3, SnO2, ΙΤ0,或 IZO ; (6)多晶娃、非晶娃、多晶错或多晶娃错；或者 (7)经过表面高温快速退火的上述(I)-(6)中的材料， 其中，“M”代表Ta、T1、Hf、Zr、Mo或W，a、xl_x3、yl_y3和zl_z2是对应元素在化合物中的原子个数。7.如权利要求6所述的MOS器件，其中在(7)所述的材料中还注入有C，F，N,0，B，P或As。8.如权利要求2所述的MOS器件，其中所述阻挡层的材料为化合物MxlNyl、Mx2Siy2Nzl、Mx3Aly3Nz2 或 MaAlx3Siy3Nz2，其中，“M” 代表 Ta、T1、Hf、Zr、Mo 或 W，a、xl_x3、yl-y3 和 zl_z2是对应元素在化合物中的原子个数。9.一种制造MOS器件的方法，包括步骤: 提供初始结构，所述初始结构包括半导体衬底，在该半导体衬底中形成的沟道，在沟道上方形成的包括栅绝缘层和其上的牺牲栅的栅堆叠，围绕栅堆叠的侧墙，以及形成在侧墙两侧的衬底中的源/漏极； 去除牺牲栅； 在去除牺牲栅后所形成的开口中形成用于调节待形成的多层金属栅的功函数的功函数调节层；以及 形成用于向所述沟道引入应力的应变金属层，所述功函数调节层从侧面和底部围绕所述应变金属层，所述应变金属层和功函数调节层构成所述多层金属栅。10.如权利要求9所述的方法，还包括在所述功函数调节层和所述应变金属层之间形成阻挡层。11.如权利要求9或10所述的方法，其中在所述MOS器件为NMOS的情况下，调节所述功函数调节层的材料的功函数使其接近导带底；在所述MOS器件为PMOS的情况下，调节所述功函数调节层的材料的功函数使其接近价带顶。12.如权利要求11所述的方法，其中所述功函数调节层的材料从如下组中选择:·(1)化合物MxlNyl、Mx2Siy2Nzl、Mx3Aly3Nz2 *MaAlx3Siy3Nz2 ；(2)化合物MxlNyl、Mx2Siy2Nzl、Mx3Aly3Nz2 或 MaAlx3Siy3Nz2 和金属 Co、N1、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、T1、Hf、Zr、W、Ir、Eu、Nd、Er 或 La 的复合层；或者 (3)掺杂有金属Co、N1、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、T1、Hf、Zr、W、Ir、Eu、Nd、Er 或La 的化合物 MxlNyl、Mx2Siy2Nzl、Mx3Aly3Nz2 或 MaAlx3Siy3Nz2, 其中，“Μ”代表Ta、T1、Hf、Zr、Mo或W，a、xl_x3、yl_y3和zl_z2是对应元素在化合物中的原子个数。13.如权利要求9或10所述的方法，其中在所述MOS器件为NMOS的情况下，所述应变金属层的本征应力被设计为压应力，且大于3Gpa ;在所述MOS器件为PMOS的情况下，所述应变金属层的本征应力被设计为张应力，且大于3Gpa。14.如权利要求13所述的方法，其中所述应变金属层的材料从如下组中选择:(1)化合物MxlNyl、Mx2Siy2Nzl、Mx3Aly3Nz2 *MaAlx3Siy3Nz2 ； (2)金属Co、N1、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、T1、Hf、Zr、W、Ir、Eu、Nd、Er 或 La ； (3)掺杂有金属Co、N1、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、T1、Hf、Zr、W、Ir、Eu、Nd、Er 或La 的化合物 MxlNyl、Mx2Siy2Nzl、Mx3Aly3Nz2 或 MaAlx3Siy3Nz2 ；(4)CoSi2, TiSi2, NiSi, PtSi, NiPtSi, CoGeSi, TiGeSi 或 NiGeSi ;(5)In2O3, SnO2, ΙΤ0,或 IZO ; (6)多晶娃、非晶娃、多晶错或多晶娃错；或者 (7)经过表面高温快速退火的上述(I)-(6)中的材料， 其中，“M”代表Ta、T1、Hf、Zr、Mo或W，a、xl_x3、yl_y3和zl_z2是对应元素在化合物中的原子个数。15.如权利要求14所述的方法，其中在(7)所述的材料中还注入C，F，N,0，B，P或As。16.如权利要求10所述的方法，其中所述阻挡层的材料为化合物MxlNyl、Mx2Siy2Nzl,Mx3Aly3Nz2 或 MaAlx3Siy3Nz2，其中，“M” 代表 Ta、T1、Hf、Zr、Mo 或 W，a、xl_x3、yl-y3 和 zl_z2是对应...

【专利技术属性】
技术研发人员：殷华湘，徐秋霞，陈大鹏，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：