本发明专利技术提供一种碳化硅半导体元件，其具备：位于第1导电型的漂移层上的第2导电型的体区域；位于体区域上的第1导电型的杂质区域；贯通体区域及杂质区域并抵达漂移层的沟槽；配置于沟槽的表面上的栅极绝缘膜；以及配置于栅极绝缘膜上的栅电极，沟槽的表面包括第1侧面、及与第1侧面对置的第2侧面，体区域之中位于第1侧面的部分的至少一部分的第2导电型的掺杂物浓度要比体区域之中位于第2侧面的部分的第2导电型的掺杂物浓度更大。
【技术实现步骤摘要】
【国外来华专利技术】
本申请涉及采用了碳化硅的半导体元件及其制造方法。尤其是涉及被用于高耐压、大电流的碳化硅半导体元件。
技术介绍
碳化娃(silicon carbide SiC)和娃(Si)相比，因为带隙大且绝缘击穿电场强度高等，所以是被期待应用到下一代的低损耗功率器件等的半导体材料。碳化硅具有立方晶体系的3C-SiC或六方晶体系的6H-SiC、4H-SiC等，很多的多种类型。其中，为了制作实用性的碳化硅半导体元件而一般使用的多种类型为4H-SiC。采用了 SiC的功率元件之中有代表性的半导体元件是金属-绝缘体-半导体场效应晶体管(Metal-1nsulator-Semiconductor Field-Effect Transistor MISFET)(例如参照专利文献I)。以下，有时将SiC的MISFET简单地称为“SiC-FET”。金属-氧化物-半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor M0 SFET)是MISFET 的一种。图18是表示以往的沟槽型半导体元件(SiC-FET) 1000的剖视图。半导体元件1000具有多个单位单元(unit cell) 1000uo半导体元件1000由碳化娃(SiC)半导体构成,具有在η.基板(SiC基板)1010之上层叠了 η—漂移层1020的构造。在η—漂移层1020的上部形成了 P体区域1030，在P体区域1030上形成有P+体接触区域1050与η+源极区域1040。而且，P+体接触区域1050及η+源极区域1040之上形成有源电极1090。半导体元件1000具有沟槽1020t。沟槽1020t例如是贯通源极区域1040及p体区域1030并抵达至漂移层1020的沟形状。在该沟槽1020t的侧壁部，通过外延生长而形成连接n+源极区域1040与漂移层1020的η—沟道层1060。进而，在沟槽1020t底部的漂移层1020、n+源极区域1040 、沟道层1060之上形成有栅极绝缘膜1070及栅电极1080。在n+基板1010的背面形成有漏电极1100。源电极1090借助上部布线电极1120而与其他单元(cell)的源电极彼此并联连接。该上部布线电极1120和栅电极1080是通过层间绝缘膜1110而被绝缘的。层间绝缘膜1110具有开口部1110c，上部布线电极1120在开口部IllOc中与源电极1090接触。下部布线电极1130被设置在漏电极1100上。安装时，通过将焊锡材料密接于下部布线电极1130，从而半导体元件1000被固定到引线框或模块中。在非专利文献I中报告了 在被沟槽加工过的SiC基板上进行了外延生长的情况下，在沟槽中对置的2个侧面，外延膜的厚度不同。在与SiC基板的斜切角(off angle)的方向垂直地形成有沟槽侧面的情况下，在沟槽的单侧肩部附近形成琢面(facet)。琢面指的是SiC基板的基底面、S卩(0001)面。向靠近琢面一侧的沟槽侧壁面供给不会有助于琢面生长的原料气体。因而，认为是靠近琢面一侧的沟槽侧壁面处的外延膜的厚度增大。在先技术文献专利文献专利文献IJP特开平9-74193号公报非专利文献非专利文献I Materials Science Forum Vols. 457-460
技术实现思路
-专利技术所要解决的技术问题-本申请的不构成限定且具有例示性的实施方式提供一种即便在沟槽内对置的2个侧面元件构造不同，也可以抑制特性的劣化的SiC半导体元件。用于解决技术问题的方案为了解决上述课题，本说明书中公开的碳化硅半导体元件的一形态具备第I导电型的半导体基板；位于所述半导体基板的主面上的第I导电型的漂移层；位于所述漂移层上的第2导电型的体区域；位于所述体区域上的第I导电型的杂质区域；贯通所述体区域及所述杂质区域并抵达所述漂移层的沟槽；被配置在所述沟槽的表面上的栅极绝缘膜；被配置在所述栅极绝缘膜上的栅电极；与所述杂质区域相接的第I电极；被配置于所述半导体基板的背面的第2电极，所述沟槽的表面包括第I侧面以及与所述第I侧面对置的第2侧面，所述体区域之中位于所述第I侧面的部分的至少一部分的第2导电型的掺杂物浓度比所述体区域之中位于所述第2侧面的部分的第2导电型的掺杂物浓度更大。-专利技术效果-根据本说明书中公开的一形态涉及的SiC半导体元件，即便沟槽内对置的2个侧面中元件构造不同，也可以抑制特性的劣化。附图说明 图1(a)是表示例示性的实施方式I的半导体元件100的剖面示意图，(b)是表示单位单元IOOu延伸成长方形状的情况下的配置的一例的俯视图。图2是表示第I实施方式的半导体元件100中的阈值电压与沟道层的厚度的相关关系的曲线图。图3是表示第I实施方式的半导体元件100中的阈值电压与栅极氧化膜的厚度的相关关系的曲线图。图4(a) (C)是表示第I实施方式的半导体元件100的制造工序的剖视图。图5(a) (C)是表示第I实施方式的半导体元件100的制造工序的剖视图。图6(a) (C)是表示第I实施方式的半导体元件100的制造工序的剖视图。图7(a) (C)是表示第I实施方式的半导体元件100的制造工序的剖视图。图8 (a)、(b)表示是第I实施方式的半导体元件100的制造工序的剖视图。图9是表示例示性的实施方式2的半导体元件300的剖面示意图。图10(a) (d)是表示第2实施方式的半导体元件300的制造工序的剖视图。图11 (a) (C)是表示第2实施方式的半导体元件300的制造工序的剖视图。图12(a) (C)是表示第2实施方式的半导体元件300的制造工序的剖视图。图13(a) (C)是表示第2实施方式的半导体元件300的制造工序的剖视图。图14(a)、(b)是表示第2实施方式的半导体元件300的制造工序的剖视图。图15是表示例示性的其他实施方式的半导体元件200的剖面示意图。图16是表示例示性的其他实施方式的半导体元件400的剖视图。图17是表示例示性的其他实施方式的半导体元件500的剖视图。图18是示意地表示以往的半导体元件的构成的剖视图。具体实施例方式本申请专利技术人发现了在制作沟槽构造的MISFET的情况下会产生以下课题在沟槽中对置的侧面通过外延生长而形成的沟道层的厚度、或者栅极绝缘膜的厚度不同；以及沟槽的对置的侧面中阈值电压不同。这样，在沟槽中对置的侧面上阈值电压不同的情况下，在阈值电压较低的侧面决定MISFET的阈值电压，但阈值电压较高的侧面不会流过电流，因此接通电阻增大。再有，这样若沟槽内部中对置的侧面的阈值电压不同，则以将漏极电流提高I位数所需的栅极电压定义的摇摆特性会劣化。本专利技术人发现了 通过根据沟槽栅极型MISFET的沟槽中对置的侧面上生长的沟道层(外延层)或栅极绝缘膜的厚度来控制与沟道层相接的体区域的第2导电型的掺杂物浓度，从而可抑制沟槽中对置的侧面(第I侧面及第2侧面)的阈值电压之差异。以下，对能够抑制接通电阻的增大或摇摆(swi ng)特性劣化的SiC半导体元件进行说明。本公开内容涉及的碳化硅半导体元件具有以下构造，即体区域之中位于沟槽内的第I侧面的部分的至少一部分的深度的第2导电型的掺杂物浓度要比体区域之中位于沟槽内的第2侧面的部分的第2导电型的掺杂物浓度更大。(I本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】2011.06.27 JP 2011-1419911.一种碳化娃半导体兀件，其具备 第I导电型的半导体基板； 位于所述半导体基板的主面上的第I导电型的漂移层； 位于所述漂移层上的第2导电型的体区域； 位于所述体区域上的第I导电型的杂质区域； 贯通所述体区域及所述杂质区域并抵达所述漂移层的沟槽； 被配置在所述沟槽的表面上的栅极绝缘膜； 被配置在所述栅极绝缘膜上的栅电极； 与所述杂质区域相接的第I电极；以及 被配置于所述半导体基板的背面的第2电极， 所述沟槽的表面包括第I侧面以及与所述第I侧面对置的第2侧面， 所述体区域之中位于所述第I侧面的部分的至少一部分的第2导电型的掺杂物浓度比所述体区域之中位于所述第2侧面的部分的第2导电型的掺杂物浓度更大。2.根据权利要求1所述的碳化硅半导体元件，其中， 具有比所述体区域中的第2导电型的掺杂物浓度更高的第2导电型的掺杂物浓度的体浓度调整区域被设置在所述体区域之中位于所述第I侧面的部分的至少一部分的深度内。3.根据权利要求1所述的碳化硅半导体元件，其中， 具有比所述体区域中的第2导电型的掺杂物浓度更低的第2导电型的掺杂物浓度的体浓度调整区域被设置在所述体区域之中位于所述第2侧面的部分的至少一部分的深度内。4.根据权利要求1 3中任一项所述的碳化硅半导体元件，其中， 还具备被设置在所述沟槽中的所述第I侧面及所述第2侧面上与所述栅极绝缘膜之间的第I导电型的沟道层。5.根据权利要求4所述的碳化硅半导体元件，其中， 所述沟道层之中与露出于所述第I侧面的所述体区域相接的部分的厚度比所述沟道层之中与露出于所述第2侧面的所述体区域相接的部分的厚度更大。6.根据权利要求1 5中任一项所述的碳化娃半导体兀件,其中， 所述栅极绝缘膜之中被设置在露出于所述第I侧面的所述体区域之上的部分的厚度比所述栅极绝缘膜之中被设置在露出于所述第2侧面的所述体区域之上的部分的厚度更大。7.根据权利要求1 6中任一项所述的碳化硅半导体元件，其中， 所述半导体基板是将自(OOOl)Si面或者(OOO-1)C面起倾斜了 2°以上、10°以下的面作为主面的4H-SiC基板。8.根据权利要求1 7中任一项所...
【专利技术属性】
技术研发人员：高桥邦方，庭山雅彦，内田正雄，工藤千秋，
申请(专利权)人：松下电器产业株式会社，
类型：
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。