半导体器件制造技术

一种半导体器件，其包括：第一导电型基极，其形成于基板的表面上；第二导电型发射极，其形成于基极的表面上；第二导电型掺杂区，其在从发射极接收第一型载流子的同时将第一型载流子注入基极中，并且在基极的表面上与发射极隔开地布置；以及第二导电型集电极，其隔着基极而形成于发射极和掺杂区的相反侧。本发明专利技术的半导体器件，因为设有掺杂区，所述掺杂区在从发射极接收第一型载流子的同时将第一型载流子注入基极中，故可具有高的厄利电压和高的电流放大系数。而且，即使在与CMOS晶体管一起制造的情况下，仍可采用较少的制造步骤以进行制造。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件，具体地涉及一种双极晶体管。
技术介绍
近年来，在电子设备中安装了大量的集成电路(1C)，且所述集成电路有助于促进电子设备的小型化和多功能化。在集成电路中不仅集成有诸如电阻元件或电容元件的无源器件，还集成有诸如由MOS (金属氧化物半导体)晶体管所代表的场效晶体管(FET)或双极晶体管的有源器件。具体来说，在诸如音频、各种传感器、显示驱动器等各种用途中使用双极晶体管。双极晶体管的重要电气特性例如为电流放大系数、厄利电压等。一般来说，从电路特性的观点看，期望高的电流放大系数和高的厄利电压。具体来说，例如，在电流镜像电路等中，在电流放大系数高且厄利电压高的情况下，可提高所生成的电流的精度。已公开了用于提高厄利电压或电流放大系数的几种方法。例如，在日本未审查专利申请06-310526号公报中，公开了用于改善电流放大系数的双极晶体管。一般来说，在厄利电压和电流放大系数之间存在相关性，且难以同时具备高的电流放大系数和高的厄利电压。即，在厄利电压和电流放大系数之间存在折衷。因此，所期望的是可实现高的厄利电压和高的电流放大系数的双极晶体管。近年来，例如，在逻辑电路等中本文档来自技高网...

【技术保护点】
一种半导体器件，其包括：第一导电型基极，其形成于基板的表面上；第二导电型发射极，其形成于所述基极的表面上；第一个第二导电型掺杂区，其在从所述发射极接收第一型载流子的同时将所述第一型载流子注入所述基极中，并且在所述基极的表面上与所述发射极隔开地布置；以及第二导电型集电极，其隔着所述基极而形成于所述发射极和所述第一个第二导电型掺杂区的相反侧。

【技术特征摘要】
2011.10.26 JP 2011-2350461.一种半导体器件，其包括: 第一导电型基极，其形成于基板的表面上； 第二导电型发射极，其形成于所述基极的表面上； 第一个第二导电型掺杂区，其在从所述发射极接收第一型载流子的同时将所述第一型载流子注入所述基极中，并且在所述基极的表面上与所述发射极隔开地布置；以及 第二导电型集电极，其隔着所述基极而形成于所述发射极和所述第一个第二导电型掺杂区的相反侧。2.如权利要求1所述的半导体器件，还包括: 栅极，其隔着绝缘膜而形成于所述基极的介于所述发射极和所述第一个第二导电型掺杂区之间的表面上。3.如权利要求2所述的半导体器件， 其中，在操作时，在所述基极的介于所述发射极和所述第一个第二导电型掺杂区之间的表面上形成有沟道，通过所述沟道以传输所述第一型载流子。4.如权利要求1所述的半导体器件， 其中，所述发射极和所述第一个第二导电型掺杂区之间的间隔小于所述第一型载流子在所述基极中的扩散长度。5.如权利要求1所述的半导体器件， 其中，所述发射极和所述 第一个第二导电型掺杂区在深度方向上具有相同的杂质分布。6.如权利要求1所述的半导体器件， 其中，所述第一个第二导电型掺杂区形成于所述基极的表面上以围绕所述发射极。7.如权利要求1所述的半导体器件， 其中，所述第一个第二导电型掺杂区在形成为以一个方向延伸的同时夹着所述发射极而以两行布置。8.如权利要求7...

【专利技术属性】
技术研发人员：森日出树，
申请(专利权)人：索尼公司，
类型：发明
国别省市：