隐埋硅化物抬升外基区全自对准双极晶体管及其制备方法技术

本发明专利技术公开一种隐埋硅化物抬升外基区全自对准双极晶体管及其制备方法，为解决现有产品及方法不能有效减小基极电阻RB的缺点而发明专利技术。本发明专利技术隐埋硅化物抬升外基区全自对准双极晶体管的抬升外基区由隐埋低电阻金属硅化物层、第一导电类型重掺杂多晶硅层和Si/SiGe/Si多晶层组成；金属硅化物层一直延伸至发射区-基区隔离介质区外侧。本发明专利技术晶体管在现有技术的基础上进一步减小RB、提高器件的高频性能、改善器件的噪声性能。本发明专利技术隐埋硅化物抬升外基区全自对准双极晶体管制备方法实现了单晶发射区与抬升外基区低电阻金属硅化物之间的自对准结构，在保持较低基极-集电极电容CBC的同时进一步减小了RB，优化了器件性能。

【技术实现步骤摘要】

本专利技术涉及一种。
技术介绍
双极晶体管的基极电阻Rb和集电极-基极电容CB。一直是制约器件高频性能进一步提高的主要寄生参数，其对器件高频性能指标的影响可用如下简化的表达式描述。其中，fT和fmax分别表示器件的截止频率和最高振荡频率。此外，Rb还是双极晶体管热噪声的主要来源。因此，为了提高器件的高频性能和改善器件的噪声性能，减小Rb和CB。一直是双极晶体管器件与工艺优化的重要任务。采用单晶发射区-外基区自对准结构，即保证器件重掺杂外基区与单晶发射区的间距不取决于而且一般来说远小于光刻允许的最小线宽或最小套刻间距，是减小Rb的有效途径之一。另外，采用统一的掩模实现本征集电区窗口、选择注入集电区(SIC)掩模窗口和单晶发射区的自对准，且将多晶抬升外基区置于本征集电区窗口外部的隔离介质层上，可以最大限度地减小Cb。。现有的制备工艺方法可以将单晶发射区与多晶抬升外基区的自对准结构和本征集电区窗口、SIC掩膜窗口和单晶发射区的自对准结构相结合，生产出全自对准锗硅异质结双极晶体管器件，但该方 法采用普通的外基区硅化物方案将无法保证单晶发射区与外基区低电阻金属硅化物之间的自对准，而未形成低电阻金属硅化物的多晶抬升外基区的薄层电阻远大于低电阻金属硅化物。因此该
技术介绍
存在着仍然不能有效减小Rb的缺点。
技术实现思路
为了克服上述
技术介绍
中的缺陷，本专利技术提供一种能进一步减小Rb、从而优化器件性能的。为达到上述目的，一方面，本专利技术提供一种隐埋硅化物抬升外基区全自对准双极晶体管，包括第一导电类型的衬底、第二导电类型的埋层集电区、生长在所述衬底和埋层集电区上的第二导电类型的轻掺杂外延层、在所述轻掺杂外延层内形成连接所述埋层集电区的第二导电类型重掺杂集电极引出区、在轻掺杂外延层中形成的场区介质层、位于轻掺杂外延层内的选择注入集电区、对应于所述选择注入集电区的本征基区外延层和发射区-基区隔离介质区、位于所述发射区-基区隔离介质区内侧的第二导电类型重掺杂多晶发射区、位于本征基区外延层内且对应发射区-基区隔离介质区所围成窗口的第二导电类型重掺杂单晶发射区、位于所述发射区-基区隔离介质区外围的抬升外基区、位于抬升外基区下方的氧化硅隔离介质层，所述发射区-基区隔离介质区由外侧的非保形覆盖氧化硅层和内侧的氮化硅侧墙组成，所述抬升外基区由下至上依次由隐埋低电阻金属硅化物层、第一导电类型重掺杂多晶硅层和Si/SiGe/Si多晶层组成；所述隐埋低电阻金属硅化物层一直延伸至所述发射区-基区隔离介质区外侧。另一方面，本专利技术提供一种隐埋硅化物抬升外基区全自对准双极晶体管制备方法，所述方法包括下述步骤2.1选用第一导电类型轻掺杂硅片为衬底10，在衬底10上形成第二导电类型重掺杂埋层集电区12 ;在衬底10和埋层集电区12上生长第二导电类型轻掺杂外延层14 ；2. 2在外延层14中形成第二导电类型重掺杂集电极引出区16，所述集电极引出区16与埋层集电区12连接；2. 3采用挖槽再填充介质层或者局部氧化的方法在轻掺杂外延层中形成场区介质层18 ；2. 4在所得结构上淀积氧化硅隔离介质层20，溅射或淀积金属层21，形成第一导电类型重掺杂多晶硅层22;2. 5依次去除部分多晶硅层22、金属层21和氧化硅隔离介质层20形成本征集电区窗口 26,所述本征集电区窗口 26中暴露外延层14的上表面；2. 6沿本征集电区窗口 26向下形成第二导电类型的选择注入集电区28 ；2. 7在本征集电区窗口 26底部露出的外延层14表面上生长本征基区Si/SiGe/Si外延层30,在露出的氧化娃隔离介质层20、金属层21和多晶娃层22的侧壁以及多晶娃层22的表面上淀积Si/SiGe/Si多晶层32 ；2. 8淀积非保形覆盖氧化硅层36，覆盖氧化硅层36在本征集电区窗口 26外面的部分厚度大于位于本征集电区窗口 26内的部分；2. 9通过先淀积氮化硅层然后各向异性刻蚀的方法在非保形覆盖氧化硅层36内侧壁上形成氮化硅侧墙38 ； 2. 10以氮化硅侧墙38为掩蔽层腐蚀去除在本征集电区窗口 26底部露出的非保形覆盖氧化硅层36，同时使得在本征集电区窗口 26外露出的非保形覆盖氧化硅层36经过腐蚀后仍然保持大于IOOnm的厚度；2. 11在所得结构上形成第二导电类型重掺杂多晶硅层，并通过光刻工艺先后刻蚀所述多晶硅层和下面的非保形覆盖氧化硅层36，形成第二导电类型重掺杂多晶硅发射区40 ；2. 12通过光刻工艺依次刻蚀多晶层32、多晶硅层22、金属层21和氧化硅隔离介质层20，露出集电极引出区16 ；2. 13使得多晶硅发射区40中的杂质外扩散形成第二导电类型重掺杂单晶发射区42 ；2. 14使得金属层21分别与多晶硅层22和多晶层32发生硅化反应，生成抬升外基区隐埋低电阻金属硅化物44 ；2. 15采用常规半导体集成电路后道工艺步骤， 包括淀积孔介质层，制备接触孔，弓丨出发射极金属电极、基极金属电极和集电极金属电极，完成器件制备。。特别是，步骤2.1中在衬底10上形成第二导电类型重掺杂埋层集电区12采用的是离子注入再热推进的方法。特别是，步骤2. 2中在外延层14中形成第二导电类型重掺杂集电极引出区16采用的是离子注入再热推进的方法。特别是，步骤2. 4中形成第一导电类型重掺杂多晶硅层22采用的是原位掺杂淀积或者先淀积再离子注入的方法。特别是，步骤2. 5中依次去除部分多晶硅层22、金属层21和氧化硅隔离介质层20形成本征集电区窗口 26采用的是涂敷光刻胶24后通过光刻工艺干法刻蚀或湿法腐蚀的方法，在形成选择注入集电区28后去掉光刻胶24。特别是，步骤2. 6中沿本征集电区窗口 26向下形成选择注入集电区28是采用在光刻胶24保护下的一次或多次离子注入的方法形成。特别是，步骤2. 7中利用图形外延方法同时生长本征基区Si/SiGe/Si外延层30和 Si/SiGe/Si 多晶层 32。特别是，步骤2. 11中通过原位掺杂淀积或者先淀积再离子注入的方法在所得结构上形成第二导电类型重掺杂多晶硅层。特别是，步骤2. 13中形成第二导电类型重掺杂单晶发射区42是采用热推进工艺或者快速热退火工艺。特别是，步骤2. 14中生成抬升外基区隐埋低电阻金属硅化物44利用的是步骤2. 13中的快速热退火工艺或者是利用之前或之后的专门热退火工艺。本专利技术隐埋硅化物抬 升外基区全自对准双极晶体管中形成了一直延伸至所述发射区-基区隔离介质区外侧的隐埋低电阻金属硅化物层，由于金属硅化物层的薄层电阻远小于未形成低电阻金属硅化物的多晶抬升外基区，所以能够在现有技术基础上更加有效地减小rb，从而提高器件的高频性能、改善器件的噪声性能。本专利技术隐埋硅化物抬升外基区全自对准双极晶体管制备方法通过在淀积氧化硅隔离介质层20和形成第一导电类型重掺杂多晶硅层22的这两个步骤之间加入一步溅射或淀积金属层21的步骤，进而利用后续热过程使得金属层21发生硅化反应生成抬升外基区隐埋低电阻金属硅化物44，从而实现了上述单晶发射区与抬升外基区低电阻金属硅化物之间的自对准结构。在保持现有技术工艺方法所具有的本征集电区窗口、SIC掩膜窗口和单晶发射区的自对准优点(即保持较低CB。)的同时进一步减小了 Rb，从而进一步优化器件性倉泛。附图说本文档来自技高网...

【技术保护点】
一种隐埋硅化物抬升外基区全自对准双极晶体管，包括第一导电类型的衬底、第二导电类型的埋层集电区、生长在所述衬底和埋层集电区上的第二导电类型的轻掺杂外延层、在所述轻掺杂外延层内形成连接所述埋层集电区的第二导电类型重掺杂集电极引出区、在轻掺杂外延层中形成的场区介质层、位于轻掺杂外延层内的选择注入集电区、对应于所述选择注入集电区的本征基区外延层和发射区?基区隔离介质区、位于所述发射区?基区隔离介质区内侧的第二导电类型重掺杂多晶发射区、位于本征基区外延层内且对应发射区?基区隔离介质区所围成窗口的第二导电类型重掺杂单晶发射区、位于所述发射区?基区隔离介质区外围的抬升外基区、以及位于抬升外基区下方的氧化硅隔离介质层，所述发射区?基区隔离介质区由外侧的非保形覆盖氧化硅层和内侧的氮化硅侧墙组成，其特征在于：所述抬升外基区由下至上依次由隐埋低电阻金属硅化物层、第一导电类型重掺杂多晶硅层和Si/SiGe/Si多晶层组成；所述隐埋低电阻金属硅化物层一直延伸至所述发射区?基区隔离介质区外侧。

【技术特征摘要】
1.一种隐埋硅化物抬升外基区全自对准双极晶体管，包括第一导电类型的衬底、第二导电类型的埋层集电区、生长在所述衬底和埋层集电区上的第二导电类型的轻掺杂外延层、在所述轻掺杂外延层内形成连接所述埋层集电区的第二导电类型重掺杂集电极引出区、在轻掺杂外延层中形成的场区介质层、位于轻掺杂外延层内的选择注入集电区、对应于所述选择注入集电区的本征基区外延层和发射区-基区隔离介质区、位于所述发射区-基区隔离介质区内侧的第二导电类型重掺杂多晶发射区、位于本征基区外延层内且对应发射区-基区隔离介质区所围成窗口的第二导电类型重掺杂单晶发射区、位于所述发射区-基区隔离介质区外围的抬升外基区、以及位于抬升外基区下方的氧化硅隔离介质层，所述发射区-基区隔离介质区由外侧的非保形覆盖氧化硅层和内侧的氮化硅侧墙组成，其特征在于所述抬升外基区由下至上依次由隐埋低电阻金属硅化物层、第一导电类型重掺杂多晶硅层和Si/SiGe/Si多晶层组成；所述隐埋低电阻金属硅化物层一直延伸至所述发射区-基区隔离介质区外侧。2.一种隐埋硅化物抬升外基区全自对准双极晶体管制备方法，其特征在于，所述方法包括下述步骤 2.1选用第一导电类型轻掺杂硅片为衬底(10)，在衬底(10)上形成第二导电类型重掺杂埋层集电区(12);在衬底(10)和埋层集电区(12)上生长第二导电类型轻掺杂外延层(14)； 2. 2在外延层(14)中形成第二导电类型重掺杂集电极引出区(16)，所述集电极引出区(16)与埋层集电区(12)连接； 2. 3采用挖槽再填充介质层或者局部氧化的方法在轻掺杂外延层中形成场区介质层(18) 2. 4在所得结构上淀积氧化硅隔离介质层(20)，溅射或淀积金属层(21)，形成第一导电类型重掺杂多晶硅层(22)； 2. 5依次去除部分多晶硅层(22)、金属层(21)和氧化硅隔离介质层(20)形成本征集电区窗口(26),所述本征集电区窗口(26)中暴露外延层(14)的上表面； 2. 6沿本征集电区窗口(26)向下形成第二导电类型的选择注入集电区(28)； 2. 7在本征集电区窗口(26)底部露出的外延层(14)表面上生长本征基区Si/SiGe/Si外延层(30)，在露出的氧化硅隔离介质层(20)、金属层(21)和多晶硅层(22)的侧壁以及多晶硅层(22)的表面上淀积Si/SiGe/Si多晶层(32)； 2. 8淀积非保形覆盖氧化硅层(36)，覆盖氧化硅层(36)在本征集电区窗口(26)外面的部分厚度大于位于本征集电区窗口(26)内的部分； 2.9通过先淀积氮化硅层然后各向异性刻蚀的方法在非保形覆盖氧化硅层(36)内侧壁上形成氮化硅侧墙(38)； 2.10以氮化硅侧墙(38)为掩蔽层腐蚀去除在本征集电区窗口(26)底部露出的非保形覆盖氧化硅层(36)，同时使得在本征集电区窗口(26)外露出的非保形覆盖氧化硅层(36)经过腐蚀后仍然保持大于IOOnm的厚度； 2.11在所得结构上形成第二导电类型重...

【专利技术属性】
技术研发人员：付军，王玉东，崔杰，赵悦，张伟，刘志弘，许平，
申请(专利权)人：清华大学，
类型：发明
国别省市：