外基区下具有低电阻屏蔽层的双极晶体管及其制备方法技术

本发明专利技术公开一种外基区下具有低电阻屏蔽层的双极晶体管，为解决现有产品在外基区与集电区间有寄生电容耦合的问题而发明专利技术。本发明专利技术外基区下具有低电阻屏蔽层的双极晶体管包括硅外延层、局部氧化区、选择注入集电区、屏蔽结构、Si/SiGe/Si单晶外基区、本征基区Si/SiGe/Si外延层、多晶硅发射区、单晶发射区、Si/SiGe/Si多晶外基区、发射极金属电极以及基极金属电极。屏蔽结构包括屏蔽层和氧化硅层。本发明专利技术外基区下具有低电阻屏蔽层的双极晶体管及其制备方法采用低电阻屏蔽层有效地屏蔽了外基区与集电区间的寄生电容耦合，在保持现有技术优点的基础上进一步减小基极-集电极电容CBC，从而进一步提高器件性能。

【技术实现步骤摘要】

本专利技术涉及一种。
技术介绍
双极晶体管的基极电阻Rb和集电极-基极电容CB。一直是制约器件高频性能进一步提高的主要寄生参数，其对器件高频性能指标的影响可用如下简化的表达式描述。

【技术保护点】
一种外基区下具有低电阻屏蔽层的双极晶体管，其特征在于：所述晶体管包括第一导电类型的硅外延层，位于所述硅外延层内的局部氧化区和第一导电类型选择注入集电区，位于所述硅外延层和所述局部氧化区上方的屏蔽结构、Si/SiGe/Si单晶外基区和本征基区Si/SiGe/Si外延层，位于本征基区Si/SiGe/Si外延层上的第一导电类型重掺杂多晶硅发射区，位于本征基区Si/SiGe/Si外延层内且对应所述多晶硅发射区的第一导电类型重掺杂单晶发射区，位于所述屏蔽结构上的Si/SiGe/Si多晶外基区，连接所述多晶硅发射区的发射极金属电极，以及连接所述Si/SiGe/Si多晶外基区的基极金属电极；所述屏蔽结构包括屏蔽层和位于所述屏蔽层上下两侧的氧化硅层。

【技术特征摘要】
2012.12.20 CN 201210558390.51.一种外基区下具有低电阻屏蔽层的双极晶体管，其特征在于所述晶体管包括第一导电类型的硅外延层，位于所述硅外延层内的局部氧化区和第一导电类型选择注入集电区，位于所述硅外延层和所述局部氧化区上方的屏蔽结构、Si/SiGe/Si单晶外基区和本征基区Si/SiGe/Si外延层，位于本征基区Si/SiGe/Si外延层上的第一导电类型重掺杂多晶硅发射区，位于本征基区Si/SiGe/Si外延层内且对应所述多晶硅发射区的第一导电类型重掺杂单晶发射区，位于所述屏蔽结构上的Si/SiGe/Si多晶外基区，连接所述多晶硅发射区的发射极金属电极，以及连接所述Si/SiGe/Si多晶外基区的基极金属电极；所述屏蔽结构包括屏蔽层和位于所述屏蔽层上下两侧的氧化硅层。2.一种外基区下具有低电阻屏蔽层的双极晶体管制备方法，其特征在于，所述方法包括下述步骤 .2.1在衬底上制备第一导电类型的娃外延层,在娃外延层中的部分区域内形成局部氧化区(12)，形成局部氧化区(12)后剩余的硅外延层区域成为硅集电区(10)； .2. 2在所得结构上淀积第一氧化硅层(14)，在所述第一氧化硅层(14)上制备低电阻屏蔽层(16);所述屏蔽层(16)为利用淀积或溅射方法形成的低电阻金属层，或者为低电阻重掺杂多晶硅层，该屏蔽层的薄层电阻小于30欧姆/方； .2. 3光刻、刻蚀低电阻屏蔽层(16)的中间部分，刻蚀停止在第一氧化硅层(14)上面，形成第一窗口 (18)； .2. 4在所得结构上淀积第二氧化硅层(20)； .2. 5光刻、刻蚀去除第二氧化娃层(20)和第一氧化娃层(14)的中间部分,在第一窗口(18)内部形成第二窗口(22);刻蚀停止在硅集电区(10)上面；利用一次或者多次光刻掩蔽的离子注入在硅集电区(10)内形成第一导电类型的选择注入集电区(23)； .2. 6在第二窗口(22)底部露出的硅集电区(10)表面上生长本征基区Si/SiGe/Si外延层(24)，同时在第一氧化硅层(14)露出的侧壁、以及第二氧化硅层(20)的侧壁和表面上淀积 Si/SiGe/Si 多晶层(26)； .2. 7在所得结构上淀积发射区窗口介质层(28)； .2. 8光刻、刻蚀所述发射区窗口介质层(28)的中间部分,在第二窗口(22)内形成发射区窗口(30)，并露出本征基区Si/Si...

【专利技术属性】
技术研发人员：付军，王玉东，崔杰，赵悦，张伟，刘志弘，许平，
申请(专利权)人：清华大学，
类型：发明
国别省市：