半导体器件制造技术
【技术实现步骤摘要】
半导体器件相关申请的交叉引用在此通过引用全文并入2011年9月29日提交的日本专利申请No.2011-214474的公开内容，包括说明书、附图和摘要。
本专利技术涉及半导体器件，并且特别地涉及在应用于具有其中嵌入了开关晶体管和电流检测晶体管的半导体芯片的半导体器件时是有效的技术。
技术介绍
半导体芯片被安装于引线框的芯片安装部之上，引线框的多个引线以接合丝线等来与半导体芯片的多个电极耦接，密封树脂部被形成用于将芯片安装部、半导体芯片、接合丝线以及多个引线的内引线部密封其内，引线从引线框上切断，并且引线的外引线部被弯曲以按照半导体封装的形式来制造半导体器件。日本未经审查的专利申请公开No.平10(1998)-326897（专利文献1）描述了一种涉及半导体器件的技术，在该半导体器件中，具有允许主要电流流动的沟槽栅极的主单元以及具有允许检测电流流动的沟槽栅极的电流检测单元形成于同一半导体基板之上。日本未经审查的专利申请公开No.2008-17620（专利文献2）描述了一种技术，用于提供具有高侧MOSFET（high-sideMOSFET）以及允许对应于在高侧MOSFET...
【技术保护点】
一种半导体器件，包括：具有导电性的第一芯片安装部；具有第一主表面以及与所述第一主表面相反的且接合于所述第一芯片安装部的第一背表面的第一半导体芯片；第二芯片安装部；具有第二主表面以及与所述第二主表面相反且接合于所述第二芯片安装部的第二背表面的第二半导体芯片；第一引线部；以及用于将所述第一和第二半导体芯片、所述第一和第二芯片安装部中的每个芯片安装部的至少一部分以及所述第一引线部的至少一部分密封于其内的密封部，其中所述第一半导体芯片形成有第一MOSFET和第二MOSFET，所述第一MOSFET和第二MOSFET各自的漏极彼此电耦接，并且所述第一MOSFET和第二MOSFET各自的...
【技术特征摘要】
2011.09.29 JP 2011-2144741.一种半导体器件，包括：具有导电性的第一芯片安装部；具有第一主表面以及与所述第一主表面相反的且经由第一粘合层接合于所述第一芯片安装部的第一背表面的第一半导体芯片；第二芯片安装部；具有第二主表面以及与所述第二主表面相反且经由第二粘合层接合于所述第二芯片安装部的第二背表面的第二半导体芯片；第一引线部；以及用于将所述第一和第二半导体芯片、所述第一和第二芯片安装部中的每个芯片安装部的至少一部分以及所述第一引线部的至少一部分密封于其内的密封部，其中所述第一半导体芯片形成有第一MOSFET和第二MOSFET，所述第一MOSFET和第二MOSFET各自的漏极彼此电耦接，并且所述第一MOSFET和第二MOSFET各自的栅极彼此电耦接，其中所述第一MOSFET形成于所述第一半导体芯片的所述第一主表面的第一区域内，而所述第二MOSFET是用于检测在所述第一MOSFET中流动的电流的元件，并且形成于所述第一半导体芯片的所述第一主表面的第二区域内，其中所述第二区域位于所述第一区域所处的第一地区中，并包括所述第一半导体芯片的中心部，其中与所述第一和第二MOSFET的栅极电耦接的第一栅极焊盘、与所述第一MOSFET的源极电耦接的第一源极焊盘以及与所述第二MOSFET的源极电耦接的第二源极焊盘形成于所述第一半导体芯片的所述第一主表面之上，其中与所述第一和第二MOSFET的漏极电耦接的漏电极形成于所述第一半导体芯片的所述第一背表面之上，其中所述第一源极焊盘经由导体板与所述第一引线部电耦接，使得所述第二MOSFET的所述第二源极焊盘从所述导体板露出，其中第一丝线与所述第二MOSFET的所述第二源极焊盘电耦接，并且其中，在所述第一半导体芯片的第一主表面内，所述第二区域具有比所述第一区域的面积小的面积，所述导体板在平面图中不与所述第二区域重叠，并且所述导体板与所述第一半导体芯片的所述第一源极焊盘接合，以便在平面图中包围所述第二区域的三个边。2.根据权利要求1所述的半导体器件，其中所述第二半导体芯片形成有用于控制所述第一和第二MOSFET的控制电路，其中所述第二源极焊盘经由所述第一丝线与所述第二半导体芯片的第一焊盘电耦接，并且其中所述第一MOSFET的所述第一栅极焊盘经由第二丝线与所述第二半导体芯片的第二焊盘电耦...
【专利技术属性】
技术研发人员：中村弘幸，佐藤幸弘，藤城敦，关达弘，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。