【技术实现步骤摘要】
—种应用于电源管脚的静电保护电路
本专利技术主要涉及静电保护电路设计领域，特指一种应用于电源管脚的静电保护电路。
技术介绍
集成电路芯片与外界的接口必然会有静电泄放(ESD :electrostatic discharge) 问题。当一个高电势的带电体接触到电路的外引脚时，静电泄放现象就会发生。由于芯片每个输入或输出引脚的电容很小，所以ESD产生的电压很大，可能损坏芯片上的器件，导致芯片失效。为了减轻ESD的问题，芯片IO通常会采用ESD保护电路，通常是将外部电荷放电箝位到VDD或者GND，从而限制了加到芯片内部电路上的电压。由于ESD本身的电路结构不同， 在保护电路的同时也引入了一些严重问题，其一是ESD保护电路在节点对地和VDD间引入相当大的电容，降低了工作速度和电路输入输出端口的匹配度；其二是ESD器件会将电源和地信号上的噪声耦合到电路的输入，从而影响了信号的质量；其三是ESD电路若设计不当，可能会导致在静电泄放时导致CMOS电路发生闩锁效应。
技术实现思路
本专利技术要解决的问题就在于针对现有技术存在的技术问题，提出一种应用于电源管脚的静电保护电路。本专利技...
【技术保护点】
一种应用于电源管脚的静电保护电路，其特征在于：电源管脚信号VDD连接到电阻R1、PMOS管M1的源极以及NMOS管M4的漏极；地信号GND连接到电容C1、电容C2、NMOS管M3的源极以及NMOS管M4源极；电阻R1另一端连接到PMOS管M1的栅极和电容C1的一端，电阻R2的一端连接到PMOS管M1的漏极和PMOS管M2的源极，另一端连接到电容C2和PMOS管M2的栅极；NMOS管M3栅极接偏置信号VB；NMOS管M4的栅极连接到PMOS管M2和NMOS管M3的漏极。
【技术特征摘要】
【专利技术属性】
技术研发人员：蒋仁杰，
申请(专利权)人：长沙景嘉微电子股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。