掩模型只读存储器的制造方法技术

本发明专利技术涉及一种掩模型只读存储器的制造方法，包括下列步骤，首先于一基材上依序形成一栅极介电层及一第一光阻层，接着利用一波长为365纳米的光线透过一第一相位移掩模于该第一光阻层上形成宽度介于243纳米至365纳米的多个第一沟道，以对该基材进行掺杂形成多条宽度介于243纳米至365纳米的埋入位线，然后移除该第一光阻层于该栅极介电层上依序形成一多晶硅层及一第二光阻层，最后再以该光线透过一第二相位移掩模，以光刻蚀刻的过程于该多晶硅层形成多条多晶硅字线。据此，使掩模型只读存储器的线宽微缩到243纳米至365纳米之间，有效缩减存储器面积。

【技术实现步骤摘要】

本专利技术涉及一种掩模型只读存储器，尤指一种。
技术介绍
存储器大致上可以区分为两类,一种是只读存储器(Read-Only Memory, ROM),另一种是随机存取存储器(Random Access Memory，RAM)，而只读存储器与随机存取存储器最大的差别就在于只读存储器在不通电之下，还能保有所储存的数据，随机存取存储器一但不通电数据则随之消失。只读存储器可再细分为掩模型只读存储器(Mask ROM)、可擦可编程只读存储器(EPROM)、电可擦可编程序只读存储器(EEPROM)及闪存(Flash Memory)，其中掩模型只读存储器如美国专利公告第5514610号中所述，于集成电路制造过程中以高能量离子编程数据，其数据内容在制造后就不能更改，只能读不能写，因此大多用于内容固定不变的产品，例如电脑或嵌入式设备中的开机启动，字形表，电子游戏机程序与卡带等，并具有单位存储器制造成本最低的优势。常用的掩模型只读存储器为利用通道晶体管当作记忆单元，通过改变阈值电压 (Threshold Voltage)来控制记忆单元导通或是关闭，并以字线(Word Line,WL)横跨在位线(Bit Line, BL)之上的阵列结构，对应连接每个记忆单元，达到控制读取二位元数据“O” 或“1”，由此可知，字线、位线的线宽及记忆单元的大小面积，直接影响掩模型只读存储器的面积大小。然而，在现今市场的需求中，掩模型只读存储器多为使用在少量多样性的产品中， 在需求量及成本的考虑下，主要还是以6英寸晶圆生产，但6英寸晶圆厂多为使用光波波长为365纳米的1-Line曝光机，因此在过程上最多只能制出365纳米的线宽，使得掩模型只读存储器的整体面积无法进一步缩减，而有无法提高记忆单元密度，提升储存容量的问题。
技术实现思路
本专利技术的主要目的，在于解决已知掩模型只读存储器的面积无法进一步缩减的问题。经由以上可知，为达上述目的，本专利技术提供一种，包括下列步骤步骤1:在一基材上形成一栅极介电层及一设于该栅极介电层上的第一光阻层。步骤2 :使一波长为365纳米的光线透过一第一相位移掩模，利用光刻过程于该第一光阻层上形成多条宽度介于243纳米至365纳米之间且暴露部分该栅极介电层的第一沟道。步骤3 :对该基材进行掺杂使该基材形成多条对应该第一沟道的埋入位线。步骤4 :移除该第一光阻层。步骤5 :于该栅极介电层上形成一多晶硅层及一形成于该多晶硅层上的第二光阻层。步骤6 :使该光线透过一第二相位移掩模，利用光刻过程于该第二光阻层上形成多条暴露部分该多晶硅层的第二沟道。步骤7 :以蚀刻过程选择性移除该多晶硅层对应该第二沟道的多个牺牲区域，并移除该第二光阻层，使该栅极介电层上形成多条多晶硅字线。通过上述技术方案，本专利技术于制作一掩模型只读存储器的过程中，将波长为365 纳米的光线透过该相位移掩模，经由光刻蚀刻过程，顺利使掩模只读存储器的线宽可以微缩到243纳米至365纳米之间，至少具有缩减掩模型只读存储器的整体面积，进而提高记忆单元密度，提升储存容量的优点。附图说明图1A为本专利技术第一实施例中步骤I的俯视示意图。图1B为图1A的X-X’剖面示意图。图2为本专利技术第一实施例中步骤2的曝光示意图。图3A为本专利技术第一实施例中步骤2俯视示意图。图3B为图3A的X-X’剖面示意图。图4A为本专利技术第一实施例中步骤3的俯视示意图。图4B为图4A的X-X’剖面示意图。图5A为本专利技术第一实施例中步骤4的俯视示意图。图5B为图5A的X-X’剖面示意图。图6A为本专利技术第一实施例中步骤5的俯视示意图。图6B为图6A的X-X’剖面示意图。 图7为本专利技术第一实施例中步骤6的曝光示意图。图8A为本专利技术第一实施例中步骤6的俯视示意图。图8B为图8A的X-X’剖面示意图。图8C为图8A的Y-Y’剖面示意图。图9A为本专利技术第一实施例中步骤7的俯视示意图。图9B为图9A的X-X’剖面示意图。图9C为图9A的Y-V剖面示意图。具体实施方式有关本专利技术的详细说明及
技术实现思路
，现就配合图式说明如下请参阅图1A及图1B所示，如图所示本专利技术为一种，包括下列步骤步骤1:在一基材10上形成一栅极介电层20及一设于该栅极介电层20上的第一光阻层30 ;在此实施例中，该基材10为一含有P型离子掺杂的硅基板，该P型离子为选自硼、铟、铝及镓所组成的群组，并于该基材10上成长由二氧化硅形成的该栅极介电层20，接着于该栅极介电层20上，以旋转涂布的方式于该栅极介电层20上形成该第一光阻层30,该第一光阻层30在此以正光阻为范例说明，但不以此为限，也可选用负光阻。 步骤2 :请搭配参阅图2、图3A及图3B所示，使一波长为365纳米的光线40透过一第一相位移掩模50以光刻过程于该第一光阻层30上形成多条宽度介于243纳米至365 纳米之间且暴露部分该栅极介电层20的第一沟道31 ;在此实施例中，该光线40为由一1-Line曝光机所发出，具有365纳米的波长,该第一相位移掩模50包含一透光层51、一设于该透光层51的遮光层52以及一设于该透光层51且与该遮光层52相邻的相位移层53,其中该透光层51的材料为石英玻璃,该遮光层52的材料为铬金属，而该相位移层53的材料主要为金属硅化合物，如金属硅化物的氧化物、氮化物、碳化物、氧化氮化物、氧化碳化物、 氮化碳化物、或氧氮化碳化物的任一种，该第一相位移掩模50设有所需转印至该第一光阻层30上且符合该第一沟道31的第一预设图案,该光线40经过该第一相位移掩模50,使该光线40于路径上产生偏移，达到180度的反相的较果，提高曝光分辨率，并转印该第一预设图案至该第一光阻层30，接着将该第一光阻层30受该光线40照射的部分移除形成具有一第一轴向311的该第一沟道31,而该第一光阻层30留下来的部分即形成该第一屏蔽32。步骤3 :请搭配参阅图4A及图4B所示，对该基材10进行掺杂使该基材10形成多条对应该第一沟道31的埋入位线11 ;在此实施例中，对该基材10进行N型离子掺杂，该N 型离子为选自磷、砷及锑所组成的群组，在掺杂的过程中，由该第一屏蔽32阻挡该N型离子进入该栅极介电层20，而该第一沟道31则让该N型离子穿过该栅极介电层20打入该基材 10，形成宽度对应该第一沟道31的该埋入位线11，最后可再进行回火(Anneal)的过程，活化该埋入位线11。步骤4 :请搭配参阅图5A及图5B所示，移除该第一光阻层30。·步骤5 :请搭配参阅图6A及图6B所示，于该栅极介电层20上形成一多晶娃层60 及一形成于该多晶娃层60上的第二光阻层70 ;在此实施例中，以化学气相沉积法于该栅极介电层20上形成该多晶硅层60，再以旋转涂布的方式，于该多晶硅层60上形成该第二光阻层70，该第二光阻层70以正光阻为范例说明，当然也可选用负光阻。步骤6 :请搭配参阅图7、图8A、图8B及图8C所示，使该光线40透过一第二相位移掩模80以光刻过程于该第二光阻层70上形成多条暴露部分该多晶硅层60的第二沟道 71 ;在此实施例中，该第二相位移掩模80的结构及材料与该第一相位移掩模50类似，不同的地方在于该第二相位移掩模80设有所需转印至该第二光阻层70上且符合该第二沟道 71的第二预设图案，该光线40经过该第二相位移掩本文档来自技高网...

【技术保护点】
一种掩模型只读存储器的制造方法，其特征在于，包括下列步骤：步骤1：在一基材(10)上形成一栅极介电层(20)及一设于所述栅极介电层(20)上的第一光阻层(30)；步骤2：使一波长为365纳米的光线(40)透过一第一相位移掩模(50)，利用光刻过程于所述第一光阻层(30)上形成多条宽度介于243内米至365内米之间且暴露部分所述栅极介电层(20)的第一沟道(31)；步骤3：对所述基材(10)进行掺杂使所述基材(10)形成多条对应所述第一沟道(31)的埋入位线(11)；步骤4：移除所述第一光阻层(30)；步骤5：于所述栅极介电层(20)上形成一多晶硅层(60)及一形成于所述多晶硅层(60)上的第二光阻层(70)；步骤6：使所述光线(40)透过一第二相位移掩模(80)，利用光刻过程于所述第二光阻层(70)上形成多条暴露部分所述多晶硅层(60)的第二沟道(71)；步骤7：以蚀刻过程选择性移除所述多晶硅层(60)对应所述第二沟道(71)的多个牺牲区域(61)，并移除所述第二光阻层(70)，使所述栅极介电层(20)上形成多条多晶硅字线(62)。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈旷举，陈正道，许忠龙，邱俊尧，张金勇，
申请(专利权)人：九齐科技股份有限公司，新唐科技股份有限公司，
类型：发明
国别省市：