一种智能功率模块的制备工艺制造技术

一种智能功率模块的制备工艺，具体按以下步骤进行：步骤1：晶圆减薄；步骤2：划片；步骤3：上芯；步骤4：压焊；步骤5：塑封；步骤6：电镀；步骤7：测试/编带。本发明专利技术主要在封装测试工序进行过程优化，将智能功率集成模块的功率部分及智能部分分开，由于智能功率集成模块的芯片面积主要在功率部分，所以制作的成本也主要是在功率部分。功率部分及智能部分分开后，智能部分的加工成本一样，但是功率部分的成本远低于现在集成在一起的成本。这样虽然封装成本会高一点，但是芯片的成本低很多，该发明专利技术整体的性价比更高，适应与中低端智能功率产品。探索出了新的更具性价比的智能模块制造技术，在中低端智能功率模块市场上更具竞争力。

【技术实现步骤摘要】

本专利技术属于半导体器件制造
，涉及一种新型智能功率模块的制备工艺。
技术介绍
随着科学技术的发展，电力电子半导体器件在现代电力电子技术中占据着重要的地位，它正向高频化、大功率化、智能化和模块化方向发展。智能功率模块(IPM)是一种先进的功率开关器件，具有GTR(大功率晶体管)高电流密度、低饱和电压和耐高压的优点，以及MOSFET(场效应晶体管)高输入阻抗、高开关频率和低驱动功率的优点。而且IPM内 部集成了逻辑、控制、检测和保护电路，使用起来方便，不仅减小了系统的体积以及开发时间，也大大增强了系统的可靠性，适应了当今功率器件的发展方向——模块化、复合化和功率集成电路(PIC)，在电力电子领域得到了越来越广泛的应用。但是目前，市场上的IPM(智能功率模块)产品来源基本上都为进口、价格昂贵，致使市场价格持高不下，用户难以接受。国内一条半导体32/28纳米节点工艺线所需成本约是12亿美元，22/20纳米节点工艺成本将增加至约21至30亿美元。至于芯片设计成本，则会从32纳米节点所需的5000万至9000万美元，在22纳米节点增加至1. 2亿至5亿美元。在32纳米节点，芯片销售量需要达到3000至4000万颗，才能打平成本；但到了 20纳米节点，该门槛会提高至6000万至I亿颗。所以在目前半导体光刻工艺模式下意味的追求高集成度，其成本是中低端产品所无法接受的。所以针对这些产品市场急需要一种低成本的智能功率模块的制造技术。近年来以中国自行开发的IPM功率智能模块基本已经渐趋成熟，但是由于整体功能是光刻在同一个芯片上，致使光刻层数达17层之多，纳米节点数直线上升，技术难度大，光刻层数(纳米节点数)和成本呈指数增长，制造成本昂贵，对一些中低端产品的来说，这样的性价比没有生存之地。
技术实现思路
为了克服上述现有技术中存在的问题，本专利技术的目的是提供一种智能功率模块的制备工艺。为解决本专利技术的技术问题，采用如下技术方案 一种智能功率模块的制备工艺，该制备工艺具体按以下步骤进行 步骤1:晶圆减薄 晶圆减薄最终厚度为80um-110 um ； 步骤2 :划片 功率芯片划片过程中应用防碎片、防裂纹划片工艺软件控制技术，得到功率芯片；智能芯片利用普通划片工艺，得到智能芯片； 步骤3 :上芯 在360°C ±30°C下用软焊料将功率芯片粘接在引线框架上，在室温下用绝缘胶将智能芯片粘接在引线框架上，将粘接好功率芯片和智能芯片的引线框架在180°C _200°C高温下烘烤6-8小时，用于加固绝缘胶粘结力； 步骤4 :压焊 将上芯后的引线框架的管脚与功率芯片和智能芯片之间先打铝线、再打铜线进行电气连接； 步骤5:塑封 将压焊好的引线框架放在注塑机上，注入塑封体，热固成型，并留有散热孔； 步骤6 电镀 将塑封后的产品的散热片和管脚进行镀锡，锡层厚度在10-30微米； 步骤7 :测试/编带 常规测试，同时还需进行电性能及热性能测试，确保产品的高良率和高可靠性；然后，包装入库，制得智能功率模块。所述步骤2中功率芯片划片中使用的刀为树脂软刀。所述步骤5中的塑封体为环氧树脂塑封体。所述步骤3中使用的引线框架为4排矩阵式引线框架。一种智能功率模块的制备工艺制得的智能功率模块可以用于直插式或贴片式的智能功率模块制造行业。目前在半导体功率器件制造中工序繁多，主要有晶圆制造和封装测试两大步骤。本专利技术主要在封装测试工序进行过程优化，将智能功率集成模块的功率部分及智能部分分开，由于智能功率集成模块的芯片面积主要在功率部分，所以制作的成本也主要是在功率部分。功率部分及智能部分分开后，智能部分的加工成本一样，但是功率部分的成本远低于现在集成在一起的成本。这样虽然封装成本会高一点，但是芯片的成本低很多，该专利技术整体的性价比更高，适应与中低端智能功率产品。探索出了新的更具性价比的智能模块制造技术，在中低端智能功率模块市场上更具竞争力。具体实施例方式实施例1 一种智能功率模块的制备工艺，该制备工艺具体按以下步骤进行 步骤1:晶圆减薄 功率芯片晶圆最终厚度为80um，减薄可以降低导通电阻，减少功耗；智能芯片晶圆不用减薄，它本身功耗就很低。步骤2:划片 功率芯片由于比较薄，划片过程中应用防碎片、防裂纹划片工艺软件控制技术，不能用传统的精钢石刀片，必须选用树脂软刀，防止划片时芯片崩边，裂片，得到芯片；智能芯片厚度足以用一般的传统工艺就可满足。步骤3:上芯 先在330°C下用软焊料将功率芯片粘接在4排矩阵式的引线框架上，之后在室温下再用绝缘胶将智能芯片粘接在引线框架上，将粘接好功率芯片和智能芯片的引线框架在200°C高温下烘烤6小时加固绝缘胶粘结力；由于功率芯片体积大而薄，在上芯时单顶针容易造成功率芯片背面出现针印，甚至裂片，所以我们采用ASM设备供应商开发了大球面多顶针技术，专门针对大面积超薄芯片。顶针尖端必须设计成有圆球状，顶针器至少有四个可插顶针孔，才可保证芯片在蓝膜上顶起时芯片完好。传统的点锡压锡致使空洞难以控制，器件导通电阻过大，焊锡采用画锡技术，大大改善空洞和锡量控制，同时缩短传统的滴锡压锡时间，提高产量，ASM的890上芯机可满足此技术。步骤4:压焊 将上芯好的引线框架的管脚与功率芯片和智能芯片之间先打铝线、再打铜线进行电气连接；由于功率芯片和智能芯片的高度不同，用ASM公司的ttreme铜线焊线机，该机系统可同时做3套PR识别系统，在不同角度和高度对PAD进行识别，打线可顺畅进行。为了智能芯片控制功率芯片Gate极信号，需要在智能芯片上控制点连接功率芯片Gate极，相对在芯片硅层上的一焊点，在引线框架管脚的二焊点上要难实现。因为焊线机工艺参数调节都是按一焊点和二焊点来设置，一般的对单芯片封装而言第一焊点是在芯片上热超声烧铜球，第二焊点是管脚上直接扯断成鱼尾状，而现在两个芯片焊点的连接是必须要烧注铜球的，所以Xtreme铜线焊线机可满足此工艺。 步骤5:塑封 将压焊好的组件放在注塑机上，注入环氧树脂包封材料，热固成型，并留有散热孔。步骤6:电镀 塑封后的产品露出的散热片和管脚是裸铜，一般多少都会氧化，所以先用CE粉去氧化。为了更好的焊接性和防腐蚀必须进行镀锡，锡层厚度控制在10微米。步骤7 :测试/编带 常规测试，同时还需进行电性能及热性能测试，确保产品的高良率和高可靠性；然后，包装入库，制得智能功率模块。制得的智能功率模块可以用于直插式的智能功率模块制造行业。实施例2 一种智能功率模块的制备工艺，该制备工艺具体按以下步骤进行 步骤1:晶圆减薄 功率芯片晶圆最终厚度为llOum，减薄可以降低导通电阻，减少功耗；智能芯片晶圆不用减薄，它本身功耗就很低。步骤2:划片 功率芯片由于比较薄，划片过程中应用防碎片、防裂纹划片工艺软件控制技术，不能用传统的精钢石刀片，必须选用树脂软刀，防止划片时芯片崩边，裂片，得到芯片；智能芯片厚度足以用一般的传统工艺就可满足。步骤3:上芯 先在390°C下用软焊料将功率芯片粘接在4排矩阵式的引线框架上，之后在室温下再用绝缘胶将智能芯片粘接在引线框架上，将粘接好功率芯片和智能芯片的引线框架在180°C高温下烘烤8小时加固绝缘胶粘结力；由于功率芯片体积大而薄，在上芯时本文档来自技高网...

【技术保护点】
一种智能功率模块的制备工艺，其特征在于：该制备工艺具体按以下步骤进行：步骤1：晶圆减薄晶圆减薄最终厚度为80um?110?um；?步骤2：划片功率芯片划片过程中应用防碎片、防裂纹划片工艺软件控制技术，得到功率芯片；智能芯片利用普通划片工艺，得到智能芯片；步骤3：上芯在360℃±30℃下用软焊料将功率芯片粘接在引线框架上，在室温下用绝缘胶将智能芯片粘接在引线框架上，将粘接好功率芯片和智能芯片的引线框架在180℃?200℃高温下烘烤6?8小时，用于加固绝缘胶粘结力；步骤4：压焊将上芯后的引线框架的管脚与功率芯片和智能芯片之间先打铝线、再打铜线进行电气连接；步骤5：塑封将压焊好的引线框架放在注塑机上，注入塑封体，热固成型，并留有散热孔；步骤6：电镀将塑封后的产品的散热片和管脚进行镀锡，锡层厚度在10?30微米；步骤7：测试/编带常规测试，同时还需进行电性能及热性能测试，确保产品的高良率和高可靠性；然后，包装入库，制得智能功率模块。

【技术特征摘要】

【专利技术属性】
技术研发人员：崔卫兵，王新，龚浩，程海，
申请(专利权)人：天水华天微电子股份有限公司，
类型：发明
国别省市：